简易数字时钟的设计vhdl

①设计一个具有时、分、秒计时，6位时钟显示电路； ②该计时电路为24小时计时制。 实验报告的形式

基于vhd语言的6路彩灯循环

多路彩灯设计 设计一个十六路彩灯控制器，6种花型循环变化，有清零开关，并且可以选择快慢两种节拍。