多时钟系统下跨时钟域同步电路的设计
针对当前 SOC 内部时钟越来越复杂 接口越来越多以及亚稳态 漏信号等常见的各种问题 分析了以往的优化方法的优缺点 然后从电路的角度出发 提出了一种新的 SOC 跨时钟域同步电路设计的方法 这种方法电路简单可靠性高 通过仿真实验和实测实验验证 能够在多时钟系统中适应最小输入脉宽 不漏信号 避免误触发和多触发 且很好地解决了亚稳态等问题
针对当前 SOC 内部时钟越来越复杂 接口越来越多以及亚稳态 漏信号等常见的各种问题 分析了以往的优化方法的优缺点 然后从电路的角度出发 提出了一种新的 SOC 跨时钟域同步电路设计的方法 这种方法电路简单可靠性高 通过仿真实验和实测实验验证 能够在多时钟系统中适应最小输入脉宽 不漏信号 避免误触发和多触发 且很好地解决了亚稳态等问题
随着 FPGA 系统设计的复杂化, 系统内部的各个功能模块往往需要工作在不同频率的异步时钟域中, 因此系统内核心功能模块与外设的通信设计无法避免地会涉及到跨时钟域的数据与信号的传递问题 尽管跨时钟域的同步问题并不属于 FPGA 系统设计领域的新问题, 但是随着多时钟域系统的常见化和复杂化, 使得跨时钟域同步这一要求具备了新的重要意义 在对跨时钟域设计中容易出现的亚稳态现象及其造成的影响进行简要概述与分析的基础上, 为了减小亚稳态发生的概率和降低系统对亚稳态错误的敏感程度, 提出了四种跨时钟域同步的解决方案, 较为详细地阐述了设计方案, 对设计进行了评估与分析, 并给出了优化设计。
跨时钟域的同步问题是现场可编程门阵列(FPGA)设计中的一个难点,本文分析跨时钟域所带来的亚稳态,提出FPGA设计中跨时钟域的同步方法,重点介绍利用异步FIFO实现跨时钟域的同步方法,并用Verilog HDL硬件描述语言设计该方案,验证该方法的正确性。