FPGA设计中跨时钟域同步方法的研究

跨时钟域的同步问题是现场可编程门阵列（FPGA）设计中的一个难点，本文分析跨时钟域所带来的亚稳态，提出FPGA设计中跨时钟域的同步方法，重点介绍利用异步FIFO实现跨时钟域的同步方法，并用Verilog HDL硬件描述语言设计该方案，验证该方法的正确性。