REDW资料,非常有用
REDW资料,1992年至2009年REDW资料
物理过程所引起的差错,在某些介质中通常是突发的而不是单个的。网络设计者已经研究出两种基本的策略来处理差错。一种方法 是在每一个要发送的数据块上附加足够的冗余信息,使接收方能够推导出已发出的字符应该是什么。另一种方法是只加足够的冗余位 ,使接收方知道差错发生,但不知道是什么样的差错,然后要求接收方重新进行传输。前者的策略是使用纠错码(error-correcting code),而后者则使用检错码(error-detecting code)。
UART参考设计,带16byte缓冲 VHDL代码 xapp223 These small UART transmitter and receiver macros of just 7 and 8 Virtex CLBs respectively provides all the functionality of a standard UART together with internal 16-byte FIFO buffers. UART_TX and UART_RX version 1.00 UART Receiver with internal 16-byte buffer and UART Transmitter with internal 16-byte buffer for Virtex, Virtex-E and Spartan-II