• 用VHDL语言设计的秒表

    本来有一个完整的报告,包括原理分析、原理图和仿真结果的,但是后来格盘的时候丢了,现在只有程序了。

    3
    183
    31KB
    2010-04-30
    10
  • 4位全加器的VHDL设计及MAXPLUS仿真

    用结构化描述风格设计的4位全加器,采用的是串行进位法。

    4
    228
    64KB
    2010-04-30
    18
  • 彩灯的VHDL设计及MAXPLUS的仿真

    用VHDL设计的循环彩灯,有4种显示方式,从左到右逐个亮、从右到左逐个亮、从左到右奇数个依次亮和从左到右偶数个依次亮。

    0
    22
    49KB
    2010-04-30
    2
  • 分享小兵

    成功上传3个资源即可获取
  • 分享学徒

    成功上传1个资源即可获取
关注 私信
上传资源赚积分or赚钱