veriolg

本专辑为您列举一些veriolg方面的下载的内容,veriolg等资源。把最新最全的veriolg推荐给您,让您轻松找到相关应用信息,并提供veriolg下载等功能。本站致力于为用户提供更好的下载体验，如未能找到veriolg相关内容，可进行网站注册，如有最新veriolg相关资源信息会推送给您。

阅读全文

veriolg

: Veriolg HDL设计规范工作过的朋友肯定知道，公司里是很强调规范的，特别是对于大的设计，不按照规范走几乎是不可实现的。逻辑设计也是这样：如果不按规范做的话，过一个月后调试时发现有错，回头再看自己写的代码，估计很多信号功能都忘...
评级：0 浏览量：153 收藏量：0 资源大小：74KB 上传时间：2020-07-31

: 加密算法 DES Veriolg DES Verilog 代码
评级：0 浏览量：89 收藏量：0 资源大小：5KB 上传时间：2021-04-07

: spi_master.rar_SPI Master_modelsim spi_spi_spi速率设置_veriolg spi通信主从模式可以设置速率/工作模式
评级：0 浏览量：46 收藏量：0 资源大小：4.97MB 上传时间：2022-09-23

: yibufifo.rar_FIFO 格雷码_fifo_veriolg d触发器_异步FIFO_格雷码详细说明异步fifo的设计格雷码在地址的编码中的作用，及满空标志的产生
评级：0 浏览量：76 收藏量：0 资源大小：234KB 上传时间：2022-09-21

: VERIOLG设计的微处理器在FPGA中，用VERILOG语言设计的微处理器
评级：0 浏览量：65 收藏量：0 资源大小：12KB 上传时间：2012-01-16

: dm9000a 百兆网口veriolg源码芯创电子的dm9000a以太网芯片驱动程序，百兆以太网收发程序
评级：5 浏览量：74 收藏量：0 资源大小：5.87MB 上传时间：2014-06-10

: 电子设计自动化 Veriolg 电子设计自动化 Veriolg代码期末复习试卷杭州电子科技大学
评级：0 浏览量：58 收藏量：0 资源大小：387KB 上传时间：2013-03-13

: 交通灯veriolg程序设计一个简单的交通灯控制器，交通灯显示用实验箱的交通灯模块和七段码管中的任意两个来显示。系统时钟选择时钟模块的1KHz时钟，黄灯闪烁时钟要求为 2Hz，七段码管的时间显示为 1Hz 脉冲，即每 1s中递减一次，在显示...
评级：3 浏览量：96 收藏量：0 资源大小：461KB 上传时间：2010-05-26

: 基于FPGA的数字密码锁verilog代码功能描述 1.使用矩阵键盘进行输入，输入的密码在数码管上显示; 2.密码长度位6位，复位后... 3.密码正确则开锁，延时5秒后自动关闭，使用声音提示开锁成功，使用指示灯指示锁的开闭状态，按键输入间隔超过5秒认作超时; ... ...
评级：5 浏览量：4334 收藏量：20 资源大小：35.14MB 上传时间：2021-06-02

: FPGA的实例代码（很多）频率计程序设计与仿真 LED控制VHDL程序与仿真电子琴程序设计与仿真 URAT VHDL程序与仿真电梯控制器程序设计与仿真电子时钟VHDL程序与仿真程序设计 , 仿真
评级：0 浏览量：1276 收藏量：2 资源大小：1.22MB 上传时间：2019-09-08

: ADS1220调试Verilog代码.rar 基于CycloneII FPGA调试TI公司24位AD芯片ADS1220，使用AIN0单通道，连续采样模式，外部基准信号。代码时序正确，采样结果正确。若采样结果跳动叫严重，可用示波器测一下采样信号的噪声，因为这款芯片是24位的，采样...
评级：0 浏览量：424 收藏量：1 资源大小：11.14MB 上传时间：2020-09-29

: 基于FPGA开发的CY7C68013A接口代码Verilog 代码是基于Libero开发平台，A3P1000芯片开发的USB2.0接口Verilog代码，外部硬件芯片使用的是CY7C68013A，代码测试可用。
评级：0 浏览量：906 收藏量：1 资源大小：964KB 上传时间：2019-10-21

: VERILOG语言编写的贪吃蛇小游戏数字电路课程设计，自己制作的贪吃蛇，小游戏，使用的开发软件是ISE14.7，可以直接运行
评级：5 浏览量：1058 收藏量：12 资源大小：6.99MB 上传时间：2017-12-27

: verilog实现的基于Mealy电路交通控制灯 verilog实现的基于Mealy电路交通控制灯
评级：0 浏览量：158 收藏量：0 资源大小：2KB 上传时间：2018-05-16

: verilog 实现的0-9 计数器数码管显示 verilog 0-9计数器数码管显示,在实验箱上进行过测试的！！
评级：1 浏览量：6686 收藏量：11 资源大小：951B 上传时间：2019-05-01

: 基于FPGA的UART协议测试代码 Verilog代码本文所述的串口指异步串行通信，异步串行是指 UART（Universal Asynchronous Receiver/Transmitter），通用异步接收/发送。UART 是一个并行输入成为串行输出的芯片，通常集成在主板上。UART 包含 TTL 电平的串口和 ...
评级：0 浏览量：562 收藏量：2 资源大小：3.53MB 上传时间：2020-03-07

: ad7276 verilog 一个基于verilog的fpga程序，AD采集
评级：0 浏览量：308 收藏量：1 资源大小：41KB 上传时间：2020-05-10

: AES解密VerilogHDL源码 aes128位数据加密算法源码，有veriolg硬件描述语言写的
评级：0 浏览量：335 收藏量：0 资源大小：13.32MB 上传时间：2018-03-19

: verilog 十进制计数Quartus 9.0 verilog ;十进制，计数器，QuartusII,实验
评级：0 浏览量：256 收藏量：0 资源大小：2.02MB 上传时间：2011-12-31

: FPGA用verilog结合原理图输入实现串口功能用verilog HDL语言实现串口功能，测试成功，希望对大家有所帮助。有学习fpga的欢迎共同探讨。如有发现错误及改良意见，请提出问题，共同进步。
评级：5 浏览量：331 收藏量：0 资源大小：638KB 上传时间：2011-12-27

: 基于Verilog的时钟本作品是用Verilog语言写的一个时钟，在CPLD的运行过的，没有问题。很好的资源，和大家共享一下~
评级：4 浏览量：114 收藏量：0 资源大小：3KB 上传时间：2010-03-27

: cordic用verilog实现该程序用verilog语言，实现cordic，可以求出cos,sin
评级：0 浏览量：161 收藏量：0 资源大小：7KB 上传时间：2014-05-25

: fpga vga代码 verilog 很详细很清晰的vga接口代码建模思路清晰，适合初学者一步一步的去理解，去分析
评级：5 浏览量：143 收藏量：0 资源大小：508KB 上传时间：2012-05-03

: 曼彻斯特编码verilog fpga下，用verilog实现曼彻斯特吗的编写
评级：5 浏览量：276 收藏量：0 资源大小：3KB 上传时间：2011-11-27

: 16bitALU-verilog 一个16位ALU设计，该ALU主要能实现算术运算(加、减、带进位加、带进位减、加1、减1、传输)、逻辑运算(与、或、非、异或、同或、逻辑左移、逻辑右移操作)。
评级：5 浏览量：876 收藏量：1 资源大小：1KB 上传时间：2011-01-04

: veriolog的按键消抖代码具有松手检测功能的按键消抖代码(verolog),整合了特权同学和黑金社区的代码！
评级：3 浏览量：114 收藏量：0 资源大小：3KB 上传时间：2011-07-27

: adc7822 verilog实现自己编写的adc7822源代码包括testbench测试程序
评级：0 浏览量：104 收藏量：2 资源大小：68KB 上传时间：2009-08-14

: EPM240 cpld最小系统开发板ALTIUM原理图+PCB+verilog测试工程源码.zip EPM240 cpld最小系统核心板ALTIUM原理图+PCB+verilog测试工程源码，采用2层板设计，...包括完整的原理图PCB和VERIOLG源码文件，可以用Altium(AD)软件打开或修改，已经制板并在实际项目中使用，可作为你产品设计的参考。
评级：5 浏览量：309 收藏量：0 资源大小：779KB 上传时间：2021-02-04

: full_add.zip 3bit串行全加器，veriolg语言编写，附带测试文件，test.v文件为主要文件，test_tb.v为对应测试文件，含有一个单独的全加器，通过串行连接
评级：0 浏览量：120 收藏量：0 资源大小：1KB 上传时间：2020-11-12

: cordic的verilog实现包含testbench 用veriolg实现16级流水线结构的cordic加速器，该加速器可求出正弦，余弦值。文件中采用了两种测试机制。一种是从外部读取测试向量；另一种是用循环扫描的方式测试。测试结果都已文件的形式输出，并且在控制台上打印...
评级：0 浏览量：280 收藏量：3 资源大小：74KB 上传时间：2018-01-19

: 基于FPGA的AES算法实现 aes128位数据加解密算法源码，有veriolg硬件描述语言写的
评级：0 浏览量：738 收藏量：9 资源大小：2.7MB 上传时间：2018-03-20

: AES加密完整Verilog源码 aes128位数据加密算法源码，有veriolg硬件描述语言写的
评级：5 浏览量：1683 收藏量：16 资源大小：6.5MB 上传时间：2018-03-20

: AD7606 Verilog HDL教程 AD7606 数据转换的veriolg hdl 语言描述与详解
评级：5 浏览量：516 收藏量：2 资源大小：3.69MB 上传时间：2016-03-03

: Verilog设计初步与入门 Verilog设计初步与入门,适合刚起步学习VEriolg的同学，比较实用
评级：0 浏览量：52 收藏量：1 资源大小：2.79MB 上传时间：2015-07-10

: 基于FPGA的UART设计的Verilog实现程序基于FPGA的UART设计的Verilog实现程序，对UART的实现采用veriolg来实现。
评级：3 浏览量：275 收藏量：3 资源大小：38KB 上传时间：2014-08-18

: aes加密算法源码 veriolg 以及 c++ 实现AES加密算法。代码均通过测试（适合初学者参考）
评级：5 浏览量：949 收藏量：10 资源大小：787KB 上传时间：2014-02-09

: fpga实现灯的闪烁 fpga 实现灯的闪烁 veriolg 无错误
评级：0 浏览量：932 收藏量：2 资源大小：34KB 上传时间：2014-10-28

: Verilod练习 Verilod语言练习，系统的讲述了关于veriolg的几种典型案例
评级：0 浏览量：35 收藏量：0 资源大小：431KB 上传时间：2013-07-09

: 基于verilog的时钟设计用veriolg语言实现时钟的功能，在DE2开发板上应用
评级：5 浏览量：115 收藏量：1 资源大小：781KB 上传时间：2012-05-31

资源推荐

相关资源标签

veriolg traffic light 松手检测 fpga 曼彻斯特 verilog 串口 uart FPGA,VERILOG vga接口 AES cordic dm9000a AD7606 正余弦函数 AES、Verilog FPGA、AES verilo 实例代码 vhdl CY7C68013A ACTEL USB2.0的verilog Libero UART协议 AD转换设计规范硬件设计 EDA软件 ADS1220 DES 加密算法 fpga/cpld 数字密码锁 fifo 异步fifo spi