B码解码

本专辑为您列举一些B码解码方面的下载的内容,B码解码等资源。把最新最全的B码解码推荐给您,让您轻松找到相关应用信息,并提供B码解码下载等功能。本站致力于为用户提供更好的下载体验，如未能找到B码解码相关内容，可进行网站注册，如有最新B码解码相关资源信息会推送给您。

阅读全文

B码解码

: B码解码的verilog代 B码解码的verilog代码，1M时钟
评级：5 浏览量：1314 收藏量：13 资源大小：12KB 上传时间：2018-04-03

: irig_code.zip_AC码_b码_b码解码_irig-b_irig解码 IRIG-B AC 码和DC码解码同时提供设计方案
评级：5 浏览量：210 收藏量：2 资源大小：564KB 上传时间：2022-07-14

: B码解码testbench B码解码testbench，已经模拟B码的生成，生成的数字已注释出来。
评级：0 浏览量：117 收藏量：3 资源大小：48KB 上传时间：2018-04-03

: 利用FPGA的IRIG-B码解码新方法.pdf 利用FPGA的IRIG-B码解码新方法.pdf
评级：0 浏览量：153 收藏量：0 资源大小：812KB 上传时间：2021-07-13

: 论文研究-Atmegal128 CPLD在IRIG-B码解码中的应用 .pdf Atmegal128 CPLD在IRIG-B码解码中的应用，单风云，陈伟，IRIG标准作为时间信息并行或串行编码的国际标准，已被广泛的用在现代武器装备、导航、通信、电力等领域。本文首先对IRIG-B码信号进��
评级：0 浏览量：100 收藏量：0 资源大小：403KB 上传时间：2019-08-15

: IRIG-B编解码合并.zip 将irig-b的编解码合并到一个程序里直接切换芯片为stm32c8t6 NCHU原创转载须知
评级：5 浏览量：679 收藏量：1 资源大小：8.71MB 上传时间：2020-03-21

: 基于FPGA的IRIG-B码解码器设计.pdf 基于FPGA的IRIG-B码解码器设计.pdf
评级：0 浏览量：111 收藏量：0 资源大小：502KB 上传时间：2021-07-13

: IRIG-B解码.zip 基于STM32C8T6的IRIG-B解码程序 NCHU原创转载发表须告知。。。标准的IRIG-B协议
评级：0 浏览量：850 收藏量：1 资源大小：3.17MB 上传时间：2020-03-21

: verilog实现B码（直流码）解码 verilog实现B码（直流码）解码，输出年、日、时、分、秒、毫秒，输出时间格式为BCD码，输出同步秒脉冲，同时根据秒脉冲生成毫秒。已在实际工程中应用。可直接拿来使用！
评级：0 浏览量：140 收藏量：2 资源大小：19KB 上传时间：2023-09-06

: 基于FPGA的IRIG_B码解码器设计提出了一种基于现场可编程门阵列(field programmable gate array, FPGA)来实现对B码(DC码)的解码及周期信号输出的新方法;该方法基于一片FPGA芯片,与以往的各种方法相比,具有灵活性、开放性、简单实用、体积小、功耗...
评级：4 浏览量：395 收藏量：3 资源大小：134KB 上传时间：2010-10-20

: B码编码的verilog代码 B码编码的代码，直接可以给激励在modelsin进行仿真看结果！
评级：5 浏览量：1421 收藏量：18 资源大小：8KB 上传时间：2018-04-03

: FPGA实现IRIG-B(DC)码编码和解码的设计为达到IRIG-B码与时间信号输入、输出的精确同步，采用现代化靶场的IRIG-B码编码和解码的原理，从工程的角度出发，提出了使用现场可编程门阵列(FPGA)来实现IRIG-B码编码和解码的设计方案和体系结构，设计中会涉及到几...
评级：5 浏览量：487 收藏量：0 资源大小：190KB 上传时间：2020-10-23

: 基于FPGA的IRIG-B（DC）时码解码设计 IRIG-B（DC）码为普遍应用于航天测控领域的一种标准时间码，测控系统内的设备单元需要从IRIG-B（DC）码中解调出时间信息，传统的IRIG-B（DC）解码单元大多采用单片机来实现,结构复杂，易受干扰，文中提出了一种基于...
评级：0 浏览量：433 收藏量：0 资源大小：3.98MB 上传时间：2021-01-29

: B码授时终端解码端设计VHDL语言编写可在实验箱验证 B码授时终端解码端设计VHDL语言编写可在实验箱验证，可通过实验箱的键盘设定解码时间，数码管可切换显示输入及译码时间，初级难度，本人编写如有不足之处，请多谅解
评级：0 浏览量：103 收藏量：0 资源大小：2KB 上传时间：2017-12-28

: FPGA实现IRIG-B（DC）码编码和解码的设计为达到IRIG-B码与时间信号输入、输出的精确同步，采用现代化靶场的IRIG-B码编码和解码的原理，从工程的角度出发，提出了使用现场可编程门阵列（FPGA）来实现IRIG-B码编码和解码的设计方案和体系结构，设计中会涉及到...
评级：5 浏览量：708 收藏量：8 资源大小：887KB 上传时间：2021-04-16

: 基于FPGA的IRIG-B（DC）码的解码方案的设计与实现.pdf b码dc码解码设备手册，很不错的资料，基于FPGA进行开发，b码的dc码解码
评级：0 浏览量：356 收藏量：4 资源大小：220KB 上传时间：2019-10-22

: 基于FPGA的B码同步信号源的设计 IRIG-B码是标准时间码格式之一，广泛应用于靶场时间信息的传递和各系统的信号同步。利用FPGA和高精度频率源设计的同步信号源，将同步信号精度由原来的200 ns提高到10 ns，并实现了系统的小型化、模块化。结果表明，...
评级：0 浏览量：168 收藏量：0 资源大小：254KB 上传时间：2020-10-17

: 基于FPGA的IRIG-B(DC)码解码.pdf 基于FPGA的IRIG-B(DC)码解码.pdf
评级：0 浏览量：144 收藏量：0 资源大小：212KB 上传时间：2021-07-13

: STM32与FPGA的B码时统解码设计.pdf STM32与FPGA的B码时统解码设计.pdf
评级：0 浏览量：76 收藏量：0 资源大小：571KB 上传时间：2021-06-29

: FPGA实现IRIG-B(DC)码编码和解码的设计.pdf FPGA实现IRIG-B(DC)码编码和解码的设计.pdf
评级：5 浏览量：317 收藏量：2 资源大小：293KB 上传时间：2021-07-13

: 基于FPGA的IRTG-B码编解码器的设计与实现基于FPGA的IRIG-B码编解码器有利于硬件电路的简化并缩短开发周期，同时其工作稳定，可靠性高，可提供精确时间信息，在工程实践中得到日益广泛的应用。本系统采用模块化设计，其系统的各个模块之间有较好的关联性，又...
评级：0 浏览量：159 收藏量：0 资源大小：281KB 上传时间：2020-10-23

: 培根密码py脚本，可解培根密码 'A', 'B', 'C', 'D', 'E', 'F', 'G', 'H', 'I', 'J', 'K', 'L', 'M', 'N', 'O', 'P', 'Q', 'R', 'S', 'T', 'U', 'V', 'W', 'X', 'Y', 'Z', ] letters2 = [ 'a', 'b', 'c', 'd', 'e', 'f', 'g', 'h', 'i', 'j',...
评级：0 浏览量：1839 收藏量：0 资源大小：2KB 上传时间：2020-12-11

: IRIG-B码对时方式在继电保护装置中的应用在这种对时方案中，每个变电站只安装一个GPS接收装置，利用RS422／485总线传输IRIG-B码，保护装置对IRIG-B码解码器后，来设置自己的时间。本文还详细介绍了IRIG-B码的概念和原理以及用CPLD实现IRIG-B码解码器的设计...
评级：0 浏览量：353 收藏量：1 资源大小：702KB 上传时间：2021-04-17

: 基于IRIG-B码的测控时间系统的设计 IRIG-B码是国际靶场试验通用的同步时间码。本文基于IRIG-B码对某测控设备的时间系统进行设计，并在该设备中成功实现时间同步，精度可达级。与以往的各种方法相比，在解码的方案中作出了改进，利用移位寄存器实现帧...
评级：0 浏览量：142 收藏量：0 资源大小：1.38MB 上传时间：2021-01-27

: 基于FPGA的IRIG-B DC码解码器的设计.pdf 基于FPGA的IRIG-B DC码解码器的设计.pdf
评级：0 浏览量：124 收藏量：0 资源大小：210KB 上传时间：2021-07-13

: 基于FPGA的IRIG-B码(DC码)解码器设计.pdf 基于FPGA的IRIG-B码(DC码)解码器设计.pdf
评级：0 浏览量：89 收藏量：0 资源大小：365KB 上传时间：2021-07-13

: 测控系统中B码同步技术的FPGA实现为了对测控系统进行精密测量和控制，须为其各子系统提供...提出了一种基于FPGA实现IRIG-B码的同步解码方案，并在某测控系统的应用中成功实现时间同步，精度达到μs级，可满足现阶段国内多数测控系统对时间精度的要求。
评级：0 浏览量：75 收藏量：0 资源大小：965KB 上传时间：2021-01-31

: STM32与FPGA的B码时统解码设计.zip STM32与FPGA的B码时统解码设计
评级：0 浏览量：27 收藏量：0 资源大小：569KB 上传时间：2021-10-16

: 对时系统中B码对时实现这是一个IRIG_B对时的实现方法，包含信号采集，码元解析等
评级：1 浏览量：1158 收藏量：3 资源大小：167KB 上传时间：2013-07-02

: 嵌入式系统/ARM技术中的用FPGA实现1553B总线接口中的曼码编解码器摘要：介绍用FPGA设计实现MIL-STD1553B部接口中的曼彻斯特码编解码器。该设计采用VHDL硬件描述语言编程，并且专门的综合工具Synplify对设计进行综合、优化，在MAX+PLUS II进行时序仿真，最后在FPGA上实现。关键词：...
评级：0 浏览量：206 收藏量：0 资源大小：115KB 上传时间：2020-12-10

: 基于FPGA的IRIG-B(DC)时码解码设计.pdf 基于FPGA的IRIG-B(DC)时码解码设计.pdf
评级：0 浏览量：78 收藏量：0 资源大小：445KB 上传时间：2021-07-13

: 基于FPGA的IRIG-B (DC)码解码卡的设计.pdf 基于FPGA的IRIG-B (DC)码解码卡的设计.pdf
评级：0 浏览量：75 收藏量：0 资源大小：507KB 上传时间：2021-07-13

: 希尔密码解密过程要点：1.要求求出A的模26逆矩阵2.将A、B······Y、Z与1、2······25、0,分别对应，然后将明文两两分组，分组方式任取，此处便以常用简单的两两分组，若为奇数个可在末尾添加任意字母
评级：0 浏览量：3469 收藏量：0 资源大小：511B 上传时间：2018-07-01

: MIL-STD-1553B总线曼彻斯特编解码器的FPGA实现通过分析1553B协议和曼彻斯特II型码编解码原理，确定出编解码器的整体框架，利用ISE14.1开发环境和Verilog HDL硬件描述语言对其设计实现，通过ISE Simulator和XST进行时序仿真和综合优化，仿真结果验证了设计方案的...
评级：0 浏览量：426 收藏量：3 资源大小：1.84MB 上传时间：2021-01-13

: 音视频编解码相关的基础知识点音视频编解码相关的基础知识点。RGB与YUV表示。预测编码：帧内预测与帧间预测。I帧、P帧、B帧概念。PTS与DTS。GOP序列。H.264编码标准。H.264码流分析。数字音频信号。IDR帧与I帧的区别与联系。SPS与PPS。宏块。
评级：0 浏览量：100 收藏量：0 资源大小：1.89MB 上传时间：2023-10-16

: 基于FPGA的IRTG-B码编解码器的设计与实现.pdf 基于FPGA的IRTG-B码编解码器的设计与实现.pdf
评级：0 浏览量：43 收藏量：0 资源大小：261KB 上传时间：2021-07-13

: 基于FPGA的IRIG—B_DC码的解码设计.pdf 基于FPGA的IRIG—B_DC码的解码设计.pdf
评级：0 浏览量：56 收藏量：0 资源大小：247KB 上传时间：2021-07-13

: IRIG-B码对时方式在继电保护装置中的应用[图] 在这种对时方案中，每个变电站只安装一个GPS接收装置，利用RS422/485总线传输IRIG-B码，保护装置对IRIG-B码解码器后，来设置自己的时间。本文还详细介绍了IRIG-B码的概念和原理以及用CPLD实现IRIG-B码解码器的设计...
评级：0 浏览量：247 收藏量：0 资源大小：145KB 上传时间：2020-10-21

: 1553B总线中曼彻斯特编解码器的设计针对曼彻斯特码特点，可采用位同步方法提取时钟，常采用滤波法和数字锁相环法。滤波法采用的窄带滤波器不适合数字电路使用。数字锁相环法通过比较接收码元和本地码元为定时时钟的相位来添加扣除时钟脉冲，以达到调整...
评级：0 浏览量：161 收藏量：1 资源大小：222KB 上传时间：2020-10-23

: 基于FPGA的IRIG-B(DC)码的解码方案的设计与实现.pdf 基于FPGA的IRIG-B(DC)码的解码方案的设计与实现.pdf
评级：0 浏览量：133 收藏量：1 资源大小：929KB 上传时间：2021-07-13

: 用FPGA实现1553B总线接口中的曼码编解码器.pdf 用FPGA实现1553B总线接口中的曼码编解码器.pdf
评级：0 浏览量：51 收藏量：0 资源大小：262KB 上传时间：2021-11-28

: 基于FPGA的曼彻斯特编解码器设计自上世纪80年代以来，MIL-STD-1553B总线标准已广泛应用于海陆空三军，但是其核心编解码芯片多为国外生产，为实现自主研发，设计出基于FPGA的曼彻斯特编解码器是影响整个总线系统通信质量的关键。本设计采用硬件描述...
评级：0 浏览量：504 收藏量：4 资源大小：680KB 上传时间：2021-01-31

: 随波逐流CTF解码工具 CTF编码工具是各种编码解码离线集成：包括base64，base32，base16，base85(a)，base85(b)，base58，base36，base91，base92，培根bacon，摩斯，键盘，猪圈，Rot13，Quoted，Atbash，JSFuck，JJEncode，BrainFuck，...
评级：0 浏览量：186 收藏量：1 资源大小：9.77MB 上传时间：2023-10-08

: 基于1553B总线协议的解码器设计和FPGA实现文章通过对1553B总线协议的研究，结合现代EDA技术，介绍了一种使用现场可编程逻辑器件(FPGA)设计1553B,总线协议用的manches-ter II型码解码器的方法。通过采用Verilog HDL硬件描述语言和原理图混合输入法，使设计...
评级：0 浏览量：226 收藏量：3 资源大小：263KB 上传时间：2020-10-23

: 基于FPGA的IRIG-B码编码器的设计文章介绍了使用一片EPM7812复杂可编程逻辑阵列芯片(CPLD),来实现对IRIG-B码的解码、周期信号输出、实时时间显示以及串行异步通信。在一个芯片的基础上,可以实现以往一个机箱的主要功能。与传统的方法相比,具有性能...
评级：4 浏览量：199 收藏量：0 资源大小：33KB 上传时间：2010-05-12

: IRIG_B.zip 内含IEEE1344-1995（R2001）PDF文档、基于FPGA的IRIG_B解码电路设计与实现PDF文档、VERLOG解码代码实现 IEEE Standard for Synchrophasors for Power Systems 1. Overview 1.1 Scope This is a standard ...
评级：2 浏览量：207 收藏量：0 资源大小：317KB 上传时间：2020-04-13

: 基于FPGA的IRIG-B(DC)码编码与解码器设计.pdf 基于FPGA的IRIG-B(DC)码编码与解码器设计.pdf
评级：0 浏览量：88 收藏量：0 资源大小：1.07MB 上传时间：2021-07-13

: ADS-B解析.7z 对AirNet系统记录的ADS-B原始数据进行自动解析，并能通过CallSign、SSR、24位地址码等信息进行筛选。该软件支持ASTERIX CAT021 V0.26版本。
评级：1 浏览量：347 收藏量：4 资源大小：11.51MB 上传时间：2019-09-22

: 思科密文密码破解思科密文密码破解根据加密后的密码推算出明文密码
评级：4 浏览量：658 收藏量：0 资源大小：4KB 上传时间：2013-08-12

资源推荐

相关资源标签

IRIG-B码 IRIG-B IRIG_B vhdl B码解码 B码编码 matlab 希尔密码解密 ADS-B STM32C8T6 光纤接收头 stm32c8t6 标准的同步相对于电力系统 FPGA 接口IC 嵌入式系统/ARM技术 VHDL； FPGA；测控系统 IRIG-B时间码继电保护 CPLD STM32 硬件开发专业指导硬件技术参考文献 b码解码 irig-b 编程语言 verilog fpga 加密解密视频编解码