VHDL、A_D

本专辑为您列举一些VHDL、A_D方面的下载的内容,VHDL、A_D等资源。把最新最全的VHDL、A_D推荐给您,让您轻松找到相关应用信息,并提供VHDL、A_D下载等功能。本站致力于为用户提供更好的下载体验，如未能找到VHDL、A_D相关内容，可进行网站注册，如有最新VHDL、A_D相关资源信息会推送给您。

阅读全文

VHDL、A_D

: FPGA.zip_D/A_FPGA VHDL ⑴实验要求基本要求： ①设置一个复位键，按下按键输出电压清零 ②设置两个功能键，控制输出电压以0.2V的步长进行加减。
评级：0 浏览量：37 收藏量：0 资源大小：1KB 上传时间：2022-09-23

: dac.rar_DAC_VHDL D/A转换_VHDL DAC_VHDL实现DAC_dac vhdl 用VhdL编程控制芯片实现D/A转换。
评级：0 浏览量：30 收藏量：0 资源大小：536KB 上传时间：2022-09-24

: Parallel VHDL_vhdl_ Sometimes a clock frequency must be divided into two. One simple solution to that is to use a d-flip-flop and an inverter
评级：0 浏览量：46 收藏量：0 资源大小：7.34MB 上传时间：2021-09-30

: DE2_i2sound.rar_FPGA A/D_altera de2_i2sound_audio VHDL FPGA_de2 基于FPGA的音频信号A/D转换，适用于DE2开发板。
评级：0 浏览量：46 收藏量：1 资源大小：34KB 上传时间：2022-09-22

: vhdl.zip_与门_或非门 VHDL 由两个与门和一个或非门构成的电路，其中A、B、C、D是输入，F是输出。
评级：5 浏览量：288 收藏量：0 资源大小：123KB 上传时间：2022-09-19

: vhdl.rar_vhdl 当接收到一个信号(D_start)时，开始计时，再收到另一个信号(D_stop)时，计时结束，得到计时时间A，然后将时间A与给定时间B进行比较，如果小于时间B,程序结束，进行下一环节(LED)，否则返回重新等待计时(cnt:=0)
评级：0 浏览量：23 收藏量：0 资源大小：5KB 上传时间：2022-09-22

: VHDL和FPGA在高速A_D采样控制器设计中的应用 VHDL和FPGA在高速A_D采样控制器设计中的应用
评级：0 浏览量：50 收藏量：0 资源大小：309KB 上传时间：2012-12-25

: DFF.rar_1DFF触发器_DFF vhdl_d16255dff com_d触发器_vhdl中dff D触发器VHDL全代码，实验代码，已调试通过。D触发器VHDL全代码
评级：0 浏览量：65 收藏量：0 资源大小：216KB 上传时间：2022-09-23

: N-DtoA-VHDL-AMS.rar_VHDL/FPGA/Verilog_VHDL_ 下面是一个混合信号的例子
评级：0 浏览量：47 收藏量：0 资源大小：7KB 上传时间：2021-08-11

: DDS.rar_DDS程序_FPGA D_FPGA 任意波形_VHDL DDS FPGA_dds vhdl 基于FPGA的DDS程序，可产生任意频率任意相位的波形
评级：0 浏览量：61 收藏量：1 资源大小：2.83MB 上传时间：2022-09-23

: dianyabiao.rar_ISD VH_isd4004_lm75a vhdl_voice_单片机电路由数据采集部分，A/D转换部分，键盘与显示部分，单片机控制部分，语音报值部分和扩展功能部分组成。电路使用了并行与串行总线相结合的方式，使设计与编程灵活简便。创意新颖有趣，富于人性化，避免了频繁观察...
评级：0 浏览量：42 收藏量：0 资源大小：464KB 上传时间：2022-09-14

: projet.zip_VHDL/FPGA/Verilog_VHDL_ program in VHDL realize that a ultrasonic rangefinder: The project consists of three stages:implementation of the "transmitter and ultrasonic receiver" module MSU04 which delivers a pulse width ...
评级：0 浏览量：87 收藏量：0 资源大小：2.5MB 上传时间：2021-08-11

: ICAD.rar_VHDL/FPGA/Verilog_VHDL_ 基于verilog的A/D采样控制电路设计，包括代码和仿真图像
评级：0 浏览量：56 收藏量：0 资源大小：77KB 上传时间：2021-08-11

: ADC_interface.zip_VHDL/FPGA/Verilog_VHDL_ 在FPGA上编写的通过SPI总线配置外部ADC芯片DADC9653的程序，通过板级调试，验证可用。程序通过状态机实现，将需要配置的寄存器值转为SPI总线的数据格式发送出去。
评级：5 浏览量：131 收藏量：1 资源大小：4KB 上传时间：2021-08-11

: dds.rar_Half Step_串行 vhdl 块DDS芯片中主要包括频率控制寄存器、高速相位累加器和正弦计算器三个部分（如Q2220）。...DDS芯片输出的一般是数字化的正弦波，因此还需经过高速D/A转换器和低通滤波器才能得到一个可用的模拟频率信号。
评级：0 浏览量：43 收藏量：0 资源大小：5KB 上传时间：2022-09-21

: EDA/PLD中的EDA中的D/A转换控制模块DAZHKZ的VHDL源程序 D/A转换控制模块DAZHKZ的VHDL源程序　来源:ks99
评级：0 浏览量：107 收藏量：0 资源大小：183KB 上传时间：2020-11-15

: EDA中的A/D转换控制模块ADZHKZ的VHDL源程序 A/D转换控制模块ADZHKZ的VHDL源程序　: window._bd_share_config = { "common": { "bdSnsKey": {}, "bdText
评级：0 浏览量：68 收藏量：0 资源大小：889KB 上传时间：2021-01-19

: EDA中的D/A转换控制模块DAZHKZ的VHDL源程序 D/A转换控制模块DAZHKZ的VHDL源程序　: window._bd_share_config = { "common": { "bdSnsKey": {}, "bdText": "", "bd
评级：0 浏览量：74 收藏量：0 资源大小：220KB 上传时间：2021-01-19

: TLC5510_VHDL.rar_TLC5510_TLC5510 VERILOG 基于VHDL语言，实现对高速A/D器件TLC5510控制
评级：0 浏览量：44 收藏量：0 资源大小：930B 上传时间：2022-09-14

: eda.rar_delay lock loop_delay sine vhdl_数字锁相环_模拟_正弦波锁相环另外还需D/A0832（图中未画出）将数字信号转化为模拟信号。此设计中利用锁相环PLL20输入频率为20MHZ的时钟，输出一路分频的频率为32MHZ的片内时钟，与直接来自外部的时钟相比，这种片内时钟可以减少时钟延时和时钟...
评级：0 浏览量：78 收藏量：0 资源大小：33KB 上传时间：2022-09-21

: hdl.rar_Flip Flop!_flip flop_flip flop D vhdl cnt_top,It is used to realize a D flip flop. it is written with verilog.
评级：0 浏览量：66 收藏量：0 资源大小：2KB 上传时间：2022-09-22

: A/D采样控制电路设计----VHDL AD转换采样频率的速度取决于转换电路的类型，不同AD转换器的采样频率不同；AD分辨率的高低只取决于AD转换器的位数，例如12位的转换器模拟信号在0V~满刻度范围内输出的数字信号是0~4095。 AD采样中的采样频率就是...
评级：0 浏览量：408 收藏量：1 资源大小：222KB 上传时间：2022-01-04

: DVF.rar_8位数控分频器_clk端口_分频 vhdl_分频输出_时钟输入DVF 数控分频器的设计数控分频器端口定义： CLK：时钟输入 D[7..0]：预置数据 Fout：分频输出说明： D[7..0]作为8位加1计数器的初值，初值越大，分频输出频率越高，反之越低，
评级：0 浏览量：188 收藏量：0 资源大小：603B 上传时间：2022-09-21

: eda.rar_VHDL/FPGA/Verilog_PDF_ 介绍了用Verilog HDL语言编程实现直流电机PwM控制器的PwM产生模块、串口通信模块、转向调节模块等功能，该系统无须外接D／A转换器及模拟比较器，结构简单，控制精度高，有广泛的应用前景。同时，控制系统中引入...
评级：5 浏览量：82 收藏量：1 资源大小：4.07MB 上传时间：2021-08-12

: shuma.rar_FPGA C/A码_数码管 7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能...例如当LED7S输出为 "1101101" 时，数码管的7个段：g、f、e、d、c、b、a分别接1、1、0、1、1、0、1，接有高电平的段发亮，于是数码管显示“5”。
评级：0 浏览量：59 收藏量：0 资源大小：201KB 上传时间：2022-09-22

: 20110126113917873.rar_VHDL/FPGA/Verilog_C++_Builder_ A/D转换芯片TLC2543的verilog编程，根据TLC5243的datasheet编写，程序简单，结构清晰，可以借鉴应用
评级：0 浏览量：64 收藏量：0 资源大小：1KB 上传时间：2021-08-12

: VHDL实用教程[完整版]_潘松_PDF高清+word文档 EDA 技术丛书 VHDL 实用教程潘松王国栋编著内容简介本书比较系统地介绍了 VHDL 的基本语言现象和实用技术全书以实用和可操作为基点简洁而又不失完整地介绍了 VHDL 基于 EDA 技术的理论与实践方面的...
评级：1 浏览量：1999 收藏量：1 资源大小：11.73MB 上传时间：2019-06-28

: 密钥产生模块的VHDL设计附录A 子密钥产生模块的VHDL主要程序附录B 组合电路模块的VHDL主要程序扩展置换E模块的VHDL主要程序 P盒置换模块的VHDL主要程序异或模块的VHDL主要程序 S盒压缩运算模块的VHDL主要程序 S1盒的VHDL主要程序左右...
评级：0 浏览量：44 收藏量：0 资源大小：18KB 上传时间：2022-07-05

: mipi_D-PHY_specification_v1-1.zip_D-PHY V1_MIPI 1.1_MIPI DPHY版本 MIPI DPHY的资料手册，V1.1版本，很有用.标准官方发布的加密资料。很难得。
评级：5 浏览量：382 收藏量：0 资源大小：893KB 上传时间：2022-07-14

: Microprocessor Design Vhdl.pdf Contents 1. Designing a Microprocessor......................................................................................................VHDL code for a 2-input NAND gate...............................
评级：0 浏览量：280 收藏量：1 资源大小：5.78MB 上传时间：2019-05-27

: Circuit Design and Simulation with VHDL 2nd A presentation of circuit synthesis and circuit simulation using VHDL , with an emphasis on design examples and laboratory exercises.This text offers a comprehensive treatment of VHDL and its ...
评级：0 浏览量：272 收藏量：4 资源大小：9.05MB 上传时间：2018-07-01

: EDA技术与VHDL期末试卷及答案 EDA技术与VHDL的相关期末复习题，选择、简答、程序题，带答案。适合通信工程专业，电子信息，自动化等专业的必修或者选修期末考试，考研练习题；难度较低，知识点基本上都能在课本中找到；主要是用于练习熟悉程序...
评级：5 浏览量：441 收藏量：0 资源大小：1.74MB 上传时间：2022-08-17

: EDA/PLD中的EDA中的A/D转换控制模块ADZHKZ的VHDL源程序 A/D转换控制模块ADZHKZ的VHDL源程序　来源:ks99
评级：0 浏览量：93 收藏量：0 资源大小：696KB 上传时间：2020-11-15

: DDS.rar_dac902 dds_dac904 FPGA_dac904 pudn_dac904 verilog_vhdl 这个是我自己用VHDL语言写的两相数字信号发生器程序 D/A用的是DAC904
评级：0 浏览量：68 收藏量：0 资源大小：1.31MB 上传时间：2022-09-23

: 基于vhdl设计fir低通滤波器本人课程设计时候编写的代码，通俗易懂，有各种波形生成的文件，滤波效果良好，最终可以在实验箱上通过D/A模块在示波器上显示出来，亲手撰写，很不错得资源。
评级：0 浏览量：333 收藏量：5 资源大小：767KB 上传时间：2018-11-30

: 正弦，方波，三角波信号发生器设计源工程代码——VHDL 正弦信号发生器的结构由4部分组成:数据计数器或地址发生器、波形数据ROM、D/A和滤波电路。性能良好的正弦信号发生器的设计要求此4部分具有高速性能，且数据 ROM在高速条件下，占用最少的逻辑资源，设计流程最便捷,...
评级：0 浏览量：958 收藏量：5 资源大小：1.29MB 上传时间：2022-03-07

: 在测控系统中用IP核实现D/A转换采用数字化技术、在测控系统中用IP核实现D/A转换，并且在1片可编程逻辑器件中实现。它不受温度的影响，既可保持高分辨率，又可降低对电路精度和稳定度的要求，并减少元件的数量。
评级：0 浏览量：53 收藏量：0 资源大小：88KB 上传时间：2020-08-01

: 山东建筑大学计算机学院数字电路期末资料多种考试重点代码供你使用 3-8译码器： library ieee; use IEEE.std_logic_1164.all; use IEEE.std_logic_unsigned.all; ENTITY decoder3to8 IS PORT (A2,A1,A0,E3,E2,E1 : IN STD_LOGIC;... CASE (A) IS
评级：0 浏览量：44 收藏量：0 资源大小：1.78MB 上传时间：2023-03-31

: 基于FPGA的A_D转换采集控制模块设计基于FPGA的A_D转换采集控制模块设计，很好的学习资料，值得下载
评级：0 浏览量：84 收藏量：0 资源大小：544KB 上传时间：2012-10-12

: Digital_Voltmeter 数字电压表该工作的目的包括使用VHDL硬件描述符语言指定，设计，描述体系... 实现了一个由Sigma-Delta A / D转换器和VGA输出组成的电压表。这项工作是使用Vivado工具进行综合的。使用了Arty A7-35板有关更多信息：
评级：0 浏览量：52 收藏量：0 资源大小：15KB 上传时间：2021-03-07

: VHDL状态机实现AD采集在FPGA上基于VHDL的状态机实现的adc数据的采集任务，
评级：0 浏览量：191 收藏量：2 资源大小：222KB 上传时间：2013-12-27

: 用vhdl编写由于用VHDL编写输出的是数字信号，所以要在后面加入D/A转换实现方式 PLD（或FPGA）+D/A转换用PLD（或FPGA）产生3种循环变化的数据量（这里用4位实现幅值10=‘1010） 1 用0-10的循环加法计数实现锯齿波 2 用0-...
评级：0 浏览量：148 收藏量：0 资源大小：30KB 上传时间：2013-11-30

: eda信号发生器的设计（VHDL）简易信号发生器的设计本课程设计主要是利用 VHDL 语言设计一个信号...（3）如果有条件，最好将波形数据送入 D/A 转换器，将数字信号转换为模拟信号输出，用示波器测试D/A 转换器的输出，可以观测到 4 种信号的输出。
评级：0 浏览量：1907 收藏量：15 资源大小：6.38MB 上传时间：2018-12-23

: 串行及并行A_D转换器在高速数据采集中的采样差别性分析串行及并行A_D转换器在高速数据采集中的采样差别性分析
评级：0 浏览量：121 收藏量：0 资源大小：980KB 上传时间：2011-07-12

: 基于FPGA的LCD1602的流动显示VHDL代码+说明资料目前市场上的LCD1602液晶，其控制芯片主要有Samsung S6A0069X or KS0066U，Hitachi HD44780，SMOS SED1278。Digilent的Spartan-3E开发板上配置的LCD1602的控制芯片是Sitronix的ST7066U，而且开发板配套的开发说明书...
评级：5 浏览量：187 收藏量：2 资源大小：878KB 上传时间：2023-04-26

: 电源技术中的在测控系统中用IP核实现D/A转换关键词：IP D/A VHDL 可编程逻辑器件在各类电子系统中，数字电路所占比重越来越大。这主要是因为数字电路相对于模拟电路有一些突出的优点，例如：*数字电路中的有源器件工作在饱和区与截止区，工作状态稳定；*数字...
评级：0 浏览量：74 收藏量：0 资源大小：94KB 上传时间：2020-12-10

: 8b10b 编码解码encode decode 8b10_dec.vhd 8b10_enc.vhd 8b10b_encdec_v1d0.pdf enc_8b10b_TB.vhd encdec_8b10b_TB.vhd
评级：0 浏览量：307 收藏量：0 资源大小：139KB 上传时间：2022-07-31

: 基于VHDL的电子钟设计.doc E D A 课程设计题目：利用VHDL进行电子钟设计院系：物理工程学院专业班级：学生姓名：学生学号： 2010年6月3 日一、设计要求：功能：显示年月日、星期、时分秒、闹钟和整点报时（几点响几下），并且所有...
评级：5 浏览量：112 收藏量：3 资源大小：82KB 上传时间：2023-02-27

: 基于FPGA的高速A/D转换控制器设计采用FPGA器件EP1C12Q240C8实现对高速A／D转换芯片ADC08200的实时采样控制，解决了传统方法的速度问题。使用VHDL语言采用自顶向下的设计方法编写出源程序；结合FIFO存储器的设计实现了高速A/D采集转换和转换后的数据...
评级：0 浏览量：303 收藏量：0 资源大小：258KB 上传时间：2020-10-26

: VHDL语言经典应用程序举例 LED，LCD，A/D，电子时钟，频率计，出租车计价器，波形发生器
评级：0 浏览量：114 收藏量：0 资源大小：1.22MB 上传时间：2010-05-28

资源推荐

相关资源标签

LED，LCD，A/D，串行及并行A_D转换器在高速数据采集中的采样差别性分析基于FPGA VHDL、A_D vhdl AD采集 circuit 课程设计信号发生器 Microprocessor Design D/A转换器课设毕设 FPGA EDA/PLD 电源技术 VHDL/FPGA/Verilog Builder PDF 8b10b EDA与VHDL 大学期末考试 tlc5510 isd4004 voice 数字锁相环 d触发器 fpga_vhdl dds_vhdl 文档资料数字电路 fpga开发