这是用vhdl编写信号发生器输出三角波，方波，锯齿波
由于用VHDL编写输出的是数字信号，所以要在后面加入D/A转换
实现方式 PLD（或FPGA）+D/A转换
用PLD（或FPGA）产生3种循环变化的数据量（这里用4位 实现幅值10=‘1010）
1 用0-10的循环加法计数 实现锯齿波
2 用0-10-0循环加减计数器 实现三角波
3 用0-10-0循环加减计数实现 方波
Library IEEE；
Use ieee.std_logic_1164.all;
Use ieee.std_logic_unsigned.all;
Entity sig is
Port( clk,reset: in std_logic;
Mod: in std_logic_vector(1 downto 0); --MOD为模式选择
--00输出递增锯齿波 01输出递减锯齿波 --10 输出三角波 11 输出方波
dout: out std_logic_vector(3 downto 0));
End sig;
Architecture one of sig is
Signal count:std_logic_vector(3 downto 0); --count 为计数
Signal addsub:std_logic; -- addsub 为0时 加法计数
Begin -- 为1时 减法计数
cout<= count; -- 将计数值送给输出
Process(clk,reset,mod)
Begin
If reset=’1’ then -- 异步复位
Count<=”0000”;
Elsif clk’event and clk=’1’ then
If count=”1010” then --同步复位
Count<=”0000”;
End if;
Case mod is
When “00” => if count --所得递增锯齿波波形周期为10个时钟周期
count<= count+1;
When “01” => count<= count-1; --所得递减锯齿波形周期为10个时钟周期
When “10” =>if (addsub=’0’) then --所得三角波形周期为20个时钟周期
count<= count+1;
在VHDL编程中，设计一个信号发生器用于生成三角波、方波和锯齿波是一种常见的实践。这种设计通常需要结合可编程逻辑器件（PLD）或现场可编程门阵列（FPGA）以及数模转换器（D/A转换器）来实现，因为VHDL产生的信号是数字形式的。以下将详细介绍该设计的关键知识点：
1. **VHDL库与数据类型**：
- `IEEE`库是VHDL中常用的库，包含了标准逻辑类型和运算符，例如`std_logic_1164.all`提供了`std_logic`数据类型和相关的运算符。
- `ieee.std_logic_unsigned.all`库允许对`std_logic_vector`进行算术运算。
2. **实体（Entity）定义**：
- `sig`是VHDL设计的基本单元，它定义了外部接口。在这个例子中，输入有`clk`(时钟)、`reset`(复位)和`mod`(模式选择)，输出为`dout`(输出信号)。`mod`信号用于选择输出的波形类型。
3. **结构体（Architecture）设计**：
- `one`是实体`sig`的结构体实现，其中定义了内部信号`count`（计数器）和`addsub`（加减标志）。
- `cout<=count;`将内部计数值输出到外部。
4. **进程（Process）**：
- 这是一个敏感列表为`clk`、`reset`和`mod`的进程，用于处理时序逻辑。
- 当`reset`为高电平时，计数器`count`复位为`"0000"`，实现了异步复位。
- 在时钟边沿检测(`clk'event and clk='1'`)，根据`mod`选择不同的计数模式。
5. **模式选择**：
- `mod`信号有四种可能的取值："00"、"01"、"10"和"11"，分别对应递增锯齿波、递减锯齿波、三角波和方波。
- 对于锯齿波，通过`count`的加1或减1操作实现0-10的循环。
- 三角波的实现则更复杂，需要用到`addsub`标志控制加法和减法。当`count`达到10时，`addsub`翻转，开始减法计数，直到`count`变为0，再恢复加法计数，形成0-10-0的循环。
- 方波的实现是通过一步增加10，当`count`达到10时，`addsub`翻转，再次增加10，使得`count`保持在10，从而输出恒定的高电平或低电平。
6. **D/A转换**：
- 数字信号必须经过D/A转换才能输出模拟信号，因此实际应用中，VHDL生成的数字信号会连接到D/A转换器，将数字值转化为模拟电压，进而形成实际的三角波、方波和锯齿波信号。
7. **PLD/FPGA集成**：
- PLD或FPGA用于实现VHDL代码中的逻辑功能，如计数、比较和模式选择等。
- D/A转换器通常作为一个独立的硬件模块，与PLD/FPGA通过接口连接，共同完成信号发生的功能。
这个设计展示了VHDL在数字系统设计中的灵活性，可以方便地创建复杂的时序逻辑，生成不同类型的波形。理解并熟练掌握这些知识点对于电子工程和数字系统设计的专业人士至关重要。
