- 仿真器大小:66MBHJ-JTAG仿真器-全套资料第二部分(慧净仿真器):第二部分-相关例程、AVR单片机学习相关资料、编程开发相关工具HJ-JTAG仿真器-全套资料第二部分(慧净仿真器):第二部分-相关例程、AVR单片机学习相关资料、编程开发相关工具0 55浏览会员免费
- 仿真器大小:182MBHJ-JTAG仿真器-全套资料第一部分(慧净仿真器):第一部分-驱动程序、AVR仿真软件安装及操作方法及仿真器接口说明HJ-JTAG仿真器-全套资料第一部分(慧净仿真器):第一部分-驱动程序、AVR仿真软件安装及操作方法及仿真器接口说明0 72浏览会员免费
- STM32F405大小:91MB该硬件电路设计是基于STM32F405NR芯片进行设计,其中电机驱动,陀螺仪以及稳压电路采用的外接模块,电机驱动为TB6612,陀螺仪为JY61,稳压电路为TPS5430,最小系统板与外拓板可直接连接使用,可作为电赛参赛使用,但需注意电池保护,避免tb6612被击穿该硬件电路设计是基于STM32F405NR芯片进行设计,其中电机驱动,陀螺仪以及稳压电路采用的外接模块,电机驱动为TB6612,陀螺仪为JY61,稳压电路为TPS5430,最小系统板与外拓板可直接连接使用,可作为电赛参赛使用,但需注意电池保护,避免tb6612被击穿0 160浏览会员免费
- 最近做电力线载波通信的产品,因而对电力线载波使用的技术进行了研究,DCSK是Yitran公司的专利,而ODFM也是电力线载波上经常使用的技术,它们在技术上有什么不同呢?0 84浏览会员免费
- 一种静电放电的仿真模型及相关的设计参数,可基于LTspice XVII 进行仿真和波形验证,在30ns和60ns处波形完全符合标准波形的范围要求,且接近于标准的要求波形。0 89浏览会员免费
- bqWizard软件使用指导(中文版).pdf0 121浏览会员免费
- 英文原文的翻译版本,不带G1型号的34 z1000 684浏览会员免费
- 英文原文的翻译版本1 975浏览会员免费
- BQ40z50数据手册(中文版).pdf5 2840浏览会员免费
- BQ30Z50,55技术手册(中文版)0 154浏览会员免费
- CS5211 DP/eDP 转 2Port LVDS 转换器,为低成本显示系统提供了灵活的配置。CS5211 符合 eDP 1.2,支持1.62 Gbps 和 2.7 Gbps 的单轨道和双轨道模式。CS5211 采用强大的服务器技术,可以以较低的误码率恢复高速串行数据。 CS5211 LVDS 发射机支持单端口和双端口模式。CS5211 支持的最大分辨率是 WUXGA(1920x1200)。使用 4 个配置引脚,CS5211 可以支持 16 个组合的不同面板分辨率和 LVDS 工作模式与一个 EEPROM 图像。通过优化设计,使用 CS5211 可以很好地节省 BOM 成本,为用户提供了一个便于编辑、生成和更新 EEPROM 映像的工具。该芯片集成了时钟源,节省了外部晶体,具有宽范围功率支持(核心功率为 1.8-1.2V) ,节省了车载电源,CS5211 总功率小于 300mW,简化了电源网络设计。CS5211 很容易集成到一个流行的低成本显示系统中。0 100浏览会员免费
- NCS8801S 是一个低功耗的 RGB/LVDS to eDP 转换器,用于智能手机、平板电脑、笔记本电脑等移动设备,支持高清 eDP displays。NCS8801S 支持4lane eDP输出,分辨率最高WQXGA(2560×1600)@60Hz。 ◆NCS8801S既支持RGB转eDP,也支持1-2Port LVDS转eDP,应用市场广泛 ◆输出 1/2/4lane eDP,1.62-2.7 Gbps/每条数据线 ◆RGB输入:支持18/24bitRGB接口,像素时钟达270MHz,支持SDR/DDR ◆LVDS输入:支持1-2Port LVDS输入接口,每对数据400Mbps-1Gbps, 支持通道极性交换 ◆支持 I2C/SPI 配置 ◆QFN-56 (7mm×7mm) 封装0 458浏览会员免费
- ◆ RGB 输入:支持 24 位 RGB 和 BT656/BT1120 输入,支持 SDR 和 DDR 数据采样,可编程上升/下降沿时钟, 支持 1.8V 和 3.3V 输入电压电平。 ◆ MIPI I DSI 发送:符合 DCS1.02、D-PHY1.1 和 DSI1.02 ,1 条时钟通道和 1~4 条可配置数据通道, 每车道 1.5Mb/s 数据,分辨率高达 1920×1080@60Hz,数据通道极性交换,支撑 RGB666、RGB888,RGB565,16 位 YCbCr4:2:2,24 位 YCbCr 4:2:2 视频格式。 ◆ MIPI 2 CSI-2 发送:符合 D-PHY1.1 和 CSI-2 1.0 ,1 条时钟通道和 1~4 条可配置数据通道 ,每通道 1.5Mb/s ,像 素高达 2M@60Hz ,数据通道极性交换 ,支架 RGB565、RGB666、RGB888,8bitYUV422 视频格式。0 613浏览会员免费
- AG16KSDF256 AG16KSDE176 替换: Altera:EP3C16 EP4CE15 Xilinx:XC3S700 XC6SLX16 Lattice:LFXP2-17E MicroSemi:M2S005 M2S0100 196浏览会员免费
- AGM AG10K SoC is targeted to high-volume, cost-sensitive, applications, enabling system designers to meet increasing performance requirements while lowering costs. It is based on AGM SoC architecture This device integrates one MCU core, AGM programmable logic, and 64Mbits SDRAM in single device. The AGM AG10K SoC, its low cost and optimized feature set makes ideal solutions for a wide array of consumer, communications, video processing, test and measurement, and other end-market solutions.0 527浏览会员免费
- AGM-FPGA-Altera:PIN to PIN AG16KF256--->EP3C16F256 EP3C16F256C6N EP3C16F256C8N EP3C16F256I7N AG16KF256--->EP4CE15F17 EP4CE15F17C6N EP4CE15F17C8N EP4CE15F17C6N0 380浏览会员免费
- HI3556大小:167MBHi3559V200相关技术文档,包含软硬件开发指南以及海思原厂SDK编译以及烧写指南,还包含硬件原理图Hi3559V200相关技术文档,包含软硬件开发指南以及海思原厂SDK编译以及烧写指南,还包含硬件原理图0 161浏览会员免费
- stm32大小:11MBGD32F107VCT6 Demo板资料,原理图+ProjectGD32F107VCT6 Demo板资料,原理图+Project0 180浏览会员免费
- ZYNQ大小:41MB1、EBAZ4205矿板(XC7Z010)原理图、PCB; 2、EBAZ4205矿板(XC7Z010)简易教程;1、EBAZ4205矿板(XC7Z010)原理图、PCB; 2、EBAZ4205矿板(XC7Z010)简易教程;0 435浏览会员免费
- fpga开发大小:737KB基于Xilinx Vivado输入延迟约束分析工程实操,通过此实验工程可以更加深刻的分析输入延迟约束。基于Xilinx Vivado输入延迟约束分析工程实操,通过此实验工程可以更加深刻的分析输入延迟约束。0 303浏览会员免费
- zedboard大小:4MBzedboard原理图/F1/E1/D1,三个版本zedboard原理图/F1/E1/D1,三个版本0 59浏览会员免费
- ads大小:1MB徐兴福参考书仿真功率放大器MRF8P9040N(数据手册、ADS模型及控件)打包徐兴福参考书仿真功率放大器MRF8P9040N(数据手册、ADS模型及控件)打包0 509浏览会员免费
- fpga开发大小:519KBFPGA时序分析与约束参考工程FPGA时序分析与约束参考工程0 139浏览会员免费
- vhdl大小:1MB正弦信号发生器的结构由4部分组成:数据计数器或地址发生器、波形数据ROM、D/A和滤波电路。性能良好的正弦信号发生器的设计要求此4部分具有高速性能,且数据 ROM在高速条件下,占用最少的逻辑资源,设计流程最便捷,波形数据获取最方便。 数据计数器或地址发生器产生控制ROM波形数据表的地址,输出信号的频率由ROM地址的变化速率决定,变化越快,输出频率越高。 波形数据表ROM用于存放波形数据,可以存放正弦波、三角波或者其他波形数据。 D/A转换器将ROM 输出的数据转换成模拟信号,经过滤波电路后输出。正弦信号发生器的结构由4部分组成:数据计数器或地址发生器、波形数据ROM、D/A和滤波电路。性能良好的正弦信号发生器的设计要求此4部分具有高速性能,且数据 ROM在高速条件下,占用最少的逻辑资源,设计流程最便捷,波形数据获取最方便。 数据计数器或地址发生器产生控制ROM波形数据表的地址,输出信号的频率由ROM地址的变化速率决定,变化越快,输出频率越高。 波形数据表ROM用于存放波形数据,可以存放正弦波、三角波或者其他波形数据。 D/A转换器将ROM 输出的数据转换成模拟信号,经过滤波电路后输出。0 1018浏览会员免费
- 串口上位机大小:409KB串口上位机sscom。。。。。。串口上位机sscom。。。。。。0 92浏览会员免费
- PCIe Base Specification 6.0, 带change bar0 645浏览会员免费
- 驱动程序大小:430KB解决"驱动程序已过期问题"解决"驱动程序已过期问题"0 147浏览会员免费
- 主讲运算放大器的电路0 262浏览会员免费
- fpga开发大小:5KBVerilog对于AD9467数据映射解析。Verilog对于AD9467数据映射解析。0 218浏览会员免费
- ssh大小:1MBplus版本,支持adb, 可全屏显示. 如果提示ssh登录SSH2 MSG UNIMPLEMENGED, 请调整Connection/SSH/Key中的Algorithm selection policy, 将Diffe-Hellman group 14调整为第一项, 并保存当前seesion.plus版本,支持adb, 可全屏显示. 如果提示ssh登录SSH2 MSG UNIMPLEMENGED, 请调整Connection/SSH/Key中的Algorithm selection policy, 将Diffe-Hellman group 14调整为第一项, 并保存当前seesion.0 250浏览会员免费
- fpga开发大小:355MB针对Xilinx KintexUltrascale系列FPGA 的PCIe XDMA性能进行测试演示,支持4通道C2H/H2C、中断、轮询模式针对Xilinx KintexUltrascale系列FPGA 的PCIe XDMA性能进行测试演示,支持4通道C2H/H2C、中断、轮询模式0 1139浏览会员免费
- pcb大小:6MBAD常用电阻库PCBLIB和SCHLIB含3D效果,AD常用电阻库PCBLIB和SCHLIB含3D效果,0 67浏览会员免费
- 异步时钟域间信号传输的隐患——亚稳态0 68浏览会员免费
- stm32大小:2MB1,基于Keil实现的分散加载功能 2,有APP和Hardware两个固件 3,APP在Flash的起始地址0x08000000,RAM起始地址0x20000000 4,Hardware在Flash的起始地址0x08080000,RAM起始地址0x2000C000 5,示例基于正点原子“阿波罗”板子的“跑马灯实验”修改而成1,基于Keil实现的分散加载功能 2,有APP和Hardware两个固件 3,APP在Flash的起始地址0x08000000,RAM起始地址0x20000000 4,Hardware在Flash的起始地址0x08080000,RAM起始地址0x2000C000 5,示例基于正点原子“阿波罗”板子的“跑马灯实验”修改而成0 94浏览会员免费
- 彩灯控制器大小:308KB简单的彩灯控制器简单的彩灯控制器0 160浏览会员免费
- fpga开发大小:21MB第一次学习Verilog时做的一个小项目,代码写的很烂,但是基本功能都有,时间显示,计时,闹钟等。仅供学习使用第一次学习Verilog时做的一个小项目,代码写的很烂,但是基本功能都有,时间显示,计时,闹钟等。仅供学习使用0 264浏览会员免费
- fpga开发大小:7MB使用verilog 驱动有人云终端,使用modbus 协议收发数据使用verilog 驱动有人云终端,使用modbus 协议收发数据0 192浏览会员免费
- 云计算大小:3KB一次项目中使用,计算其他位数校验码要修改一下代码,关键是理解一次项目中使用,计算其他位数校验码要修改一下代码,关键是理解0 232浏览会员免费
- fpga开发大小:7MB一次做项目时使用到fpga驱动一个ws2812灯带,代码参考网上,自己理解和改了一点,希望能给大家带来帮助一次做项目时使用到fpga驱动一个ws2812灯带,代码参考网上,自己理解和改了一点,希望能给大家带来帮助0 698浏览会员免费
- Microzed fpga document guide0 42浏览会员免费
- Microzed fpga document guide0 35浏览会员免费
- Microzed fpga document guide0 41浏览会员免费
- Microzed fpga document guide0 28浏览会员免费
- fpga开发大小:5MBXilinx FPGA 功耗评估工具Xilinx FPGA 功耗评估工具1 2477浏览会员免费
- CC2530大小:278MBZigbee小实验例程Zigbee小实验例程0 136浏览会员免费
- 指纹识别大小:25MBAS608指纹模块资料AS608指纹模块资料0 2092浏览会员免费
- 各种电压对纹波的要求0 626浏览会员免费
- tcp/ip大小:9MB已调通,频率可控,https://blog.csdn.net/lgk1996/article/details/123245246?spm=1001.2014.3001.5502。已调通,频率可控,https://blog.csdn.net/lgk1996/article/details/123245246?spm=1001.2014.3001.5502。0 1932浏览会员免费
- pcb大小:9KBkeyboard-pcb-guidekeyboard-pcb-guide0 52浏览会员免费
- 正弦波数据文件大小:1KB数据长度为256,数据位宽为8位的正弦波数据文件数据长度为256,数据位宽为8位的正弦波数据文件0 418浏览会员免费
- 电子技术基础大小:111MB电子技术基础 模拟部分 @康###华&&&光 第6板电子技术基础 模拟部分 @康###华&&&光 第6板0 78浏览会员免费
- 电子技术基础大小:82MB电子技术基础 数字部分 @康###华&&&光 第6板电子技术基础 数字部分 @康###华&&&光 第6板0 67浏览会员免费
- 希望对硬件工程师有所帮助0 3358浏览会员免费
- 触摸屏大小:12MB1.电容触摸屏的参数设置 2.触摸屏的测试和校准功能1.电容触摸屏的参数设置 2.触摸屏的测试和校准功能0 951浏览会员免费
- 树莓派学习资料0 48浏览会员免费
- VIVADO大小:57MB1,XILINX 评估板ZC706的BIST(build-in selftest flah)开发源代码例程 2,VIVADO工程,可用VIVADO2018.3打开 3,verilog语言编写 4,适合开发者参考学习1,XILINX 评估板ZC706的BIST(build-in selftest flah)开发源代码例程 2,VIVADO工程,可用VIVADO2018.3打开 3,verilog语言编写 4,适合开发者参考学习0 222浏览会员免费
- 1, XILINX ZC706评估板 应用文档 2,详细介绍了ZC706的build-in selftest flash的测试方法和流程 3,有助于ZC706评估板的学习开发 4,适合于初学者和进阶者0 170浏览会员免费
- PSIM大小:39KB1.使用PSIM软件仿真BUCK电路 2.纯数字控制环路 3.通过简单C模块编写代码1.使用PSIM软件仿真BUCK电路 2.纯数字控制环路 3.通过简单C模块编写代码0 745浏览会员免费
- 12种Keil5(MDK)字体大小:19KB12种Keil5(MDK)字体配色方案含原版12种Keil5(MDK)字体配色方案含原版5 6187浏览会员免费
- 1、网上收集整理的 2、希望对大家有用0 140浏览会员免费