计算机组成原理（第4版）-白中英-课后习题答案.pdf

1. 设[X] 补= a7.a6a5 , a0 , 其中 ai 取 0 或 1，若要 x＞－ 0.5, 求 a0，a1，a2，, ， a6 的取值。

解：（1）若 a0=0，则 x>0，也满足 x>-0.5 ，此时 a1 至 a6 可任意

（2）若 a0=1，则 x<=0，要满足 x>-0.5 ，需 a1=1 即 a0=1，a1=1，a2 至 a6 有一个不为 0

2. 设[X] 补= a0 ，a1，a2, a6 , 其中 ai 取 0 或 1，若要 x＞－0.5, 求 a0，a1， a2，, ， a6 的取值。

解： a0= 1 ，a1= 0 ， a2 ，, ， a6=1, 1。

3. 将下列十进制数表示成浮点规格化数，阶码 3 位，用补码表示；尾数 9 位，用补码表示。

（1） 27/64 （2） -27/64

解：（1）27/64=11011B× =0.011011B=0.11011B × 浮点规格化数 : 1111 0110110000（2）-27/64= -11011B

× = -0.011011B= -0.11011B × 浮点规格化数 : 1111 1001010000

E=-2+127=125=0111 1101 S=1

M=1011 0000 0000 0000 0000 000

最后为： 1 01111101 1011 0000 0000 0000 0000 000

5. 已知 X 和 Y, 用变形补码计算 X+Y, 同时指出运算结果是否溢出。

（1）X=0.11011 Y=0.00011 （2）X= 0.11011 Y= -0.10101 （3）X=-0.10110 Y=-0.00001

6. 已知 X 和 Y, 用变形补码计算 X-Y, 同时指出运算结果是否溢出。

(1) X=0.11011 Y= -0.11111(2) X=0.10111 Y=0.11011(3) X=0.11011 Y=-0.10011

11. 某加法器进位链小组信号为 C4C3C2C1，低位来的进位信号为 C0，请分别按下述两种方式写出 C4C3C2C1

的逻辑表达式。

（1）串行进位方式 （2）并行进位方式

解（ 1）串行进位方式：

C1 = G1 + P1C0 其中： G1 = A1 B1 ， P1 = A1⊕B1

C2 = G2 + P2C1 G2 = A2 B2 ， P2 = A2⊕B2

C4 = G4 + P4G3 + P4P3G2 + P4P3P2G1 + P4P3P2P1C0

1.有一个具有 20 位地址和 32 位字长的存储器，问： （ 1） 该存储器能存储多少个字节的信息？

（2） 如果存储器由 512K× 8 位 SRAM 芯片组成，需要多少芯片？（ 3） 需要多少位地址作芯

片选择？

解：（1）∵ 2

= 1M ， ∴ 该存储器能存储的信息为： 1M×32/8=4MB

（2）（1000/512 ）×（32/8）= 8 （片）

（3） 需要 1 位地址作为芯片选择。

7. 用原码阵列乘法器、补码阵列乘法器分别计算 X×Y。

1 1 0 1 1

1 1 0 1 1

____________________________________________

1 1 0 1 0 0 0 1 0 1

[x×y] 原=1 1101000101

用补码阵列乘法器

1 1 0 1 1

1 1 0 1 1

_________________________________________

1 1 0 1 0 0 0 1 0 1

[x×y] 补=1 0010111011

解：(1). 共需模块板数为 m： m=2^26÷2^20=64 ( 块) (2). 每个模块板内有 DRAM 芯片数为 n: n=(2^20/2^8)

×(64/16)=16 ( 片) (3) 主存共需 DRAM 芯片为：16×64=1024 (片 ) 每个模块板有 16 片 DRAM 芯片，容量

为 1024K×64 位，需 20 根地址线 (A19~A0) 完成模块 板内存储单元寻址。一共有 64 块模块板，采用 6 根

图。 (2) 设存储器读 /写周期为 0.5 μS, CPU在 1μＳ内至少要访问一次。试问采用哪种刷新方式比

，逻辑框图如下所示：