硬件描述语言及应用
实验指导书
河南科技大学
电子信息工程学院
Henan University of Science and Technology
VHDL 语言及应用实验指导书
宋 潇 主 编
齐晶晶 副主编
电工电子实验教学中心
2010 年 3 月
目 录
实验一 MAX+PLUSⅡ 基本应用练习..........................................................................................1
实验二 VHDL 基本结构设计练习................................................................................................6
实验三 基本语句编程练习一........................................................................................................8
实验四 基本语句编程练习二......................................................................................................10
实验五 VHDL 组合逻辑电路设计..............................................................................................12
实验六 VHDL 时序逻辑电路设计..............................................................................................14
实验七 VHDL 有限状态机设计..................................................................................................16
附录 各种下载板与主板主要器件连接关系表.........................................................................18
I
实验一 MAX+PLUSⅡ 基本应用练习
为了使读者快速学会使用 Altera 公司的 EDA 工具软件 MAX+PLUSⅡ，下面将以简单组
合逻辑的设计为例，讲解如何利用 MAX+PLUSⅡ 软件进行设计和测试的全过程。
一、实验目的
1、初步了解 VHDL 语言；
2、了解 VHDL 语言的编程环境及开发软件 MAX+PLUSⅡ 的运行；
3、了解开发软件 MAX+PLUSⅡ 的编译、仿真等。
二、实验环境
本指导书中的 VHDL 语言均在 MAX+PLUSⅡ 中进行编译仿真，有需要实验箱的情况下
使用 SE-5 型实验箱，管脚的连接参照附录中《各种下载板与主板主要器件连接关系表》。
三、预习要求
初步掌握 VHDL 语言的基本结构，熟悉该数据类型与运算操作符，了解 MAX+PLUSⅡ 的
运行过程。
四、实验内容及步骤
简单组合逻辑包括两个输入、三个输出，如下表 1-1。
表 1-1 使用的信号及功能
输入信号
名
功能 输出信号名 功能
in1 开关输入 out1 in1
in2 开关输入 out2 非 in1
out3 in1 与 in2
out4 in1 或 in2
out5 in1 异或 in2
1
1、原理图设计
图 1-1 简单组合逻辑的原理图设计
2、VHDL 源程序
（1）创建新目录及启动 MAX+PLUSⅡ
a、建立新目录
在创建新项目之前，首先要为该设计（项目）建立一个新目录，如“e:\example”。
b、启动 MAX+PLUSⅡ 软件
从“开始”菜单选择“程序”中的 MAX+PLUSⅡ 项，或双击桌面上“max2win.exe”图标，就进入到
MAX+PLUSⅡ 软件的集成环境界面。
（2）创建源文件
a、生成一个新的文本文件
选择菜单“File”→“New”或单击工具条中的 图标，出现如图 1-2 所示的对话框。
2
评论0