没有合适的资源？快使用搜索试试~
我知道了~
文库首页
课程资源
专业指导
基于EDA实现半加器设计
基于EDA实现半加器设计
共1个文件
doc：1个
需积分: 11
18 下载量
166 浏览量
2010-01-23
18:45:10
上传
评论
收藏
597KB
RAR
举报
温馨提示
立即下载
加法器是构成算术运算器的基本单元,有来自低位的进位将两个1位二进制数相加，称为半加。实现半加运算的电路叫做半加器。
资源推荐
资源详情
资源评论
半加器设计
浏览：77
了解和学习Quartus II 5.1软件设计平台。了解EDA的设计过程。通过实例，学习和掌握Quartus II 5.1平台下的图形输入法，学习和掌握半加器的工作和设计原理。
EDA.rar_半加器
浏览：88
课程实验，VHDL语言实现半加器全加器，频率计等，共四个
vhdl结构描述法实现半加器
浏览：159
vhdl 语言用结构描述法实现半加器，包括底层实体和顶层实体
VHDL—设计半加器
浏览：101
VHDL主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。用结构方法设计一个半加器。两个一位二进制数Ai 和Bi相加，Si为半加器的和，Si+1为进位输出。
半加器的代码
浏览：68
半加器的模拟，代码txt，上传使用，使用matlab。
两个半加器组成全加器
浏览：126
用门电路实现两个二进数相加并求出和的组合线路，称为一个全加器。
运用EDA设计全加器结构
浏览：17
此资源是计算机组成原理论文，运用EDA设计全加器结构的论文。
quartus vhdl 全加器
浏览：21
用vhdl实现的全加器，quartus实现的，文件夹中还有simulation。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。
各种eda代码（包你满意）
浏览：59
1.八进制计数器 2.八位右移寄存器 3.八位右移寄存器（并行输入串行输出） 4.半加 5.半加器 6.半减器 7.两数比较器 8.三数比较器 9.D触发器 10.T触发器 11.JK1触发器 12.JK触发器 13.三位全加器 14.SR触发器 15.T1触发器 16.三太门 17.有D触发器构成的6位2进制计数器 18.带同步置数的7进制减法计数器（6位右移寄
EDA设计 加法器 代码 全加器
浏览：86
EDA 设计 加法器 全加器 EDA 设计 加法器 全加器 EDA 设计 加法器 全加器
基于FPGA的半加器设计
浏览：199
设计一个半加器，熟悉EDA设计实验箱的使用，利用到vHDL语言
半加器基于VHDL语言
浏览：88
半加器基于VHDL语言 半加器基于VHDL语言
初识QuartusII及半加器设计
浏览：198
1、 认识Quartus II界面...会用原理图输入法来设计组合逻辑电路，学会利用EDA软件进行电子电路设计的详细流程，能够对设计的项目进行编程下载，用硬件验证设计项目。 2、 复习数字电路的知识，利用基本门电路完成半加器
通过本实验掌握半加器和全加器的设计与实现方法,能够使用半加器或全加器设计并实现多位二进制加法运算。.docx
浏览：145
5星 · 资源好评率100%
通过本实验掌握半加器和全加器的设计与实现方法,能够使用半加器或全加器设计并实现多位二进制加法运算。
全加器VHDL语言编写（eda实验）
浏览：99
使用VHDL语句，先使用一个半加器，然后再完成一个全家器
半加器与全加器（VHDL语言）
浏览：87
5星 · 资源好评率100%
VHDL语言 半加器多种设计 半加器全加器对比
与非门74LS00和异或门74HC86设计一个半加器.
浏览：150
5星 · 资源好评率100%
与非门74LS00和异或门74HC86设计一个半加器.
半加器设计电路图.DSN
浏览：52
半加器设计电路图.DSN
三值光计算机的对称三进制半加器原理设计
浏览：111
本文提出了在三值光计算机中采用对称三进制半加器的观点，设计了支持这个观点的半加器结构原理图。与传统二进制电子计算机加法器相比，该设计体现了对称三进制表示将加法运算和减法运算合而为一的优点，避免了补码...
jiafa_jiafa.com_半加器代码_半加器_dirtyl97_
浏览：159
半加器的代码，以及ucf文件，仿真已过，可在basys2上运行
三值光计算机半加器结构的简化
浏览：102
该项化简依靠统一设计编码器和半加器来实现，使半加器简化成类似两个液晶阵列和两层偏振片的的叠放。该项化简不仅使半加器的工程实现更容易，而且缩短了半加器的工作周期，从而提高了三值光学计算机完成算术运算的...
VHDL语言 半加器
浏览：34
VHDL 仿真的 半加器 Quartus II开发环境 参考文献 《VHDL电路设计》P36
proteus半加器逻辑仿真电路
浏览：194
proteus半加器逻辑仿真电路
EDA技术 实验报告
浏览：168
5星 · 资源好评率100%
1位全加器可以用两个半加器及一个或门连接而成，半加器原理图的设计方法很多，我们用一个与门、一个非门和同或门（xnor为同或符合，相同为1，不同为0）来实现。先设计底层文件：半加器，再设计顶层文件全加器。 ...
半加器-Multisim设计数字电路仿真例程源文件.rar
浏览：183
半加器-Multisim设计数字电路仿真例程源文件.rar
EDA一位全加器设计实验
浏览：79
EDA 可编程逻辑电路设计 用VHDL语言输入方式完成电路设计，编译、仿真。 半加器的设计
python大作业 含爬虫、数据可视化、地图、报告、及源码（整和为一个文件）（2014-2020全国各地区原油加工量）.rar
浏览：122
5星 · 资源好评率100%
（含源码及报告）本程序分析了自2014年到2020年每年我国原油加工的产量，并且分析了2019年全国各地区原油加工量，含饼状图，柱状图，折线图，数据在地图上显示。运行本程序需要requests、bs4、csv、pandas、matplotlib、pyecharts库的支持，如果缺少某库请自行安装后再运行。文件含2个excel表，4个csv文件以及一个名字为render的html文件（需要用浏览器打
仿真电路以及操作方法
浏览：182
5星 · 资源好评率100%
用一片通用四运放芯片LM324组成电路，实现以下功能：用低频信号源产生ui1=0.1sin2πft（V），f=500Hz的正弦波信号，加至加法器的输入端，加法器的另输入端加入有自制振荡器产生的信号uo1。要求加法器的输出电压ui2=10 ui1+ uo1。ui2经选频滤波器滤除uo1频率分量，选出f信号为uo2，uo2为峰峰值等于9V的正弦信号。uo2信号经比较器后在1KΩ负载上得到峰峰值2V的输
【纯干货啊】华为IPD流程管理(完整版).pptx
浏览：6
4星 · 用户满意度95%
华为IPD产品研发流程完整版。非常的详细，很适合给新是的实习生做培训用！是我一直在用的流程管理，很适合学习与交流。
收起资源包目录
半加器设计.rar
（1个子文件）
实验一 半加器设计.doc
742KB
共 1 条
1
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
zjp649527
粉丝: 3
资源:
79
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
2阶泰勒方法求解常微分方程测试程序
基于Android Studio的个人记账应用帮助用户轻松管理和跟踪他们的财务源码.zip
思科模拟器8.0+激活包+++
第十一章 Numpy库（jupyter版 人工智能编程基础）
onnx_resnet_v1_50.zip
LVGL移植到ARM开发板(GEC6818)
宝宝写数.apk
PasteSpider主端V24.5.12.1
打印-自主实习材料.zip
ps3111主控ssd量产工具
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
