Xilinx A7芯片内部独立于逻辑单元的专用存储器.docx

Xilinx A7芯片内部的专用存储器主要集中在Block Memory，这是一种独立于逻辑单元的硬件实现的内存资源。Block Memory，通常以RAMB36E1的形式存在，每个大小为36KB，由两个18KBBRAM（RAMB18E1）组成，可以灵活配置以满足不同需求。例如，它可以配置成36KB的BRAM、36KB的FIFO、两个18KB的BRAM或者一个18KB的BRAM和一个18KB的FIFO。需要注意的是，由于FIFOLogic结构的限制，每个BlockMemory只能配置一个FIFO。 BRAM（Block RAM）和DRAM（Distributed RAM）是FPGA中两种主要的内存类型。BRAM提供更大的存储空间，且功能更强大，但需要时钟支持。相比之下，DRAM是通过SLICE组合而成，可以实现无时钟的纯组合逻辑读取，但需要更多的LUT资源来实现大容量存储。在选择使用时，通常根据设计的需求和资源冗余度来决定，大容量存储推荐使用BRAM，小容量零星存储则使用DRAM。 BlockMemory在配置为RAM时，有三种工作模式：读优先、写优先和保持模式。这三种模式处理同一地址的读写冲突方式不同，读优先模式在读写冲突时保持原数据，写优先模式会读出新写入的数据，保持模式则维持之前读出的数据不变。 在Vivado工具中，可以通过IP Catalog创建BlockMemoryGenerator，用于生成RAM或ROM。在配置过程中，可以设定OutputRegisters，选择PrimitiveOutputRegister或CoreOutputRegister。这两个触发器分别位于BRAM内部和CLB中，支持同步高有效复位，可以降低时钟到输出的延迟，但增加读操作的延迟至3个时钟周期。 此外，BlockMemory还可以配置为FIFO，提供专用的FIFOLogic来生成控制和状态信号。Vivado提供了内置的FIFOGenerator，允许用户将BRAM配置为内置FIFO，或者利用CLB资源构建自定义的FIFO控制逻辑。对于7系列FPGA中未使用的18KBBRAM，Vivado通过PowerGating技术降低功耗，不对其进行初始化。 Xilinx A7芯片的BlockMemory是设计者在实现高效能、大容量存储功能时的重要资源，其灵活性和多种配置选项使其在各种应用场景中都能发挥重要作用。理解并熟练掌握BRAM和DRAM的特性以及BlockMemory的配置方法，对于优化FPGA设计和提升系统性能至关重要。