下载 >  课程资源 >  专业指导 > EDA一位全加器在FPGA上的实现.docx

EDA一位全加器在FPGA上的实现.docx 评分:

EDA一位全加器在FPGA上的实现。学习用 Verilog HDL 语言以不同方式来描述 1 位全加器及电路设的计仿真和硬件测试。
2019-07-17 上传大小:2.47MB
分享
收藏 举报
EDA实验 作业 课程设计,用原理图输入法设计一位全加器,计数器(74160)和译码器(7448),顶层用原理图设计,用混合输入及层次化设计,VHDL语言的组合电路设计,0--9可逆计数器输出的是8421BCD码,交通灯,数字钟

用原理图输入法设计一位全加器,计数器(74160)和译码器(7448),顶层用原理图设计,用混合输入及层次化设计,VHDL语言的组合电路设计,0--9可逆计数器输出的是8421BCD码,交通灯,数字钟的VHDL语言设计

立即下载
使用Verilog编写的由半加器构成的16位全加器

综述:使用Verilog编写的由半加器构成的16位全加器。 该16位的全加器采用结构化设计,由4个4位的全加器构成;4位全加器由4个1位的全加器构成;1位全加器由2个半加器和1个与门构成。 上述文件包含所有的源代码。 以上为个人所写,供大家学习参考使用。

立即下载
EDA技术——全加器程序

EDA技术——全加器程序(原理图+程序)

立即下载
FPGA quartus软件仿真一位加法器

利用quartusII9.0编译仿真的一位加法器,适合新人学习参考,学习eda的同学可以拿来参考学习 ,自己参考设计,有利于加深理解

立即下载
32位选择进位加法器(经MODELSIM ISE及FPGA实现

32位选择进位加法器(经MODELSIM ISE及FPGA实现) ZJU计算机组成原理实验

立即下载
基于verilog的全加器

计算机组成实验课上通过编译的全加器代码,仅供参考。

立即下载
8位全加器,verilog实现

8位全加器,实现加法减法。sub为0做加法,sub为1做减法

立即下载
四位全加器的VHDL与VerilogHDL实现

四位全加器的VHDL与VerilogHDL实现

立即下载
一位全加器设计一个四位的加法器

它是基于EDA MAX+plus 集成环境下,全加器的设计用一位全加器来设计四位全加器

立即下载
VHDL8位加法器(含test_bench)

用VHDL语言描述的8位加法器,还包含一个test_bench。

立即下载
四位全加器verilog代码

`timescale 1ns/1ns module fulladd_4(sum,c_out,a,b,c_in); output [3:0] sum; output c_out; input [3:0] a,b; input c_in; wire p0,g0,p1,g1,p2,g2,p3,g3; wire c4,c3,c2,c1; ............ ............

立即下载
VHDL :一位全加器实现

VHDL :一位全加器的实现. 代码已经通过本人测试,结果正确。

立即下载
使用一位全加器做四位全加器

使用VHDL编写一位全加器,再使用一位全加器做成四位全加器的代码

立即下载
用两片74LS138设计一个全加器

用两片74LS138设计一个全加器,请用multisim11打开,版本太低的打不开。

立即下载
四位全加器及仿真程序-verilog

完整的全加器和仿真程序,四位全加器。采用verilog便携

立即下载
10进制加法器的设计

EDA课程中关于10进制加法器的VHDL语言设计学习,,比较简陋,

立即下载
VHDL 一位全加器

EDA技术与VHDL 实验一 一位全加器,含完整实验报告

立即下载
用VHDL语言设计半加器

利用VHDL语言能够设计电子系统,本文档就是用VHDL描述设计半加器,可以让大家初步认识VHDL设计的基本流程以及与其他程序设计语言的区别。

立即下载
【FPGA】【Verilog】【加法器】半加器和全加器

自顶向下式设计。 ----------------------------------------------------------------------------------------------------------------------------------------------------------------------------

立即下载
计算机组成原理实验 全加器的设计

计算机组成原理实验二 一路 八路 全加器 里面有一路和八路全加器的设计源代码及所有文件

立即下载

热点文章

img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

EDA一位全加器在FPGA上的实现.docx

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: