没有合适的资源？快使用搜索试试~
我知道了~
文库首页
开发技术
其它
verilog的键盘源码
verilog的键盘源码
verilog
键盘源码
需积分: 9
6 下载量
49 浏览量
2009-10-05
19:40:56
上传
评论
收藏
36KB
DOC
举报
温馨提示
立即下载
下面是转的一个源码，有兴趣的看看，讲讲如何
资源推荐
资源评论
基于ep4ce6e22c8 FPGA设计的PS2接口键盘实验Verilog源码Quartus18.0工程文件+文档说明.rar
浏览：95
5星 · 资源好评率100%
基于ep4ce6e22c8 FPGA设计的PS2接口键盘实验Verilog源码Quartus18.0工程文件+文档说明，可供学习设计参考。 module Key_Disp( Clk, /*system clock*/ Rst_n, /*复位信号*/ PS2_Din, /*PS2键盘数据线*/ PS2_Clk,
FPGA控制PS2键盘verilog设计Quartus9.1工程源码+设计说明文件.zip
浏览：137
5星 · 资源好评率100%
FPGA控制PS2键盘verilog设计Quartus9.1工程源码+设计说明文件，可以做为你的学习设计参考。 1. 这个实例通过开发板上面的PS/2接口接收键盘输入的数据，在LCD上面显示出来； 2. 工程在project文件夹里面,打开工程； 3. 源文件在rtl文件夹里面； module top(clk_in, data, lcd_e,
KEY_4x4扫描键盘FPGAVerilog逻辑源码Quartus工程文件.rar
浏览：199
5星 · 资源好评率100%
KEY_4x4扫描键盘FPGAVerilog逻辑源码Quartus工程文件，FPGA为CYCLONE4系列中的EP4CE6E22C8. 完整的工程文件，可以做为你的学习设计参考。 module KEY_4x4 ( input sys_clk, //50MHZ input sys_rst_n , input
EPM240 cpld设计8位优先编码器quartus6.0工程Verilog源码文件.zip
浏览：92
5星 · 资源好评率100%
EPM240 cpld设计8位优先编码器quartus6.0工程Verilog源码文件 * 优先编码器，由键盘输入，结果由数码管显示 */ module encode(a,c,en); input[8:1] a; output[7:0] c; reg[7:0] c; output[7:0] en; reg[3:0] c_tmp; integer i; assign en=0; alway
PS2键盘控制verilog程序
浏览：107
5星 · 资源好评率100%
PS2键盘控制verilog程序，包含verilog程序源码
ps2键盘的verilog源码
浏览：168
该文档为通过编译的ps2键盘的Verilog源代码，可以在FPGA上实现
8051 verilog源码
浏览：152
8051的开源verilog代码，可用于内核研究
cordic源码verilog
浏览：169
5星 · 资源好评率100%
此代码已经由本人测试通过 ，工具为quartus II
UART源码（verilog）
浏览：134
用verilog语言编写的异步串行通信接口的控制程序，用来控制422设备。
div_2_verilog_verilog中<div>_vivado_源码
浏览：83
Verilog代码实现二分屏，在Vivado平台下实现的，可仿真
uart源码－verilog
浏览：177
4星 · 用户满意度95%
支持uart协议RS232/422/485；verilog语言设计；支持任意比特率；滤除毛刺，时钟误差兼容理论值2.7％
FPGA读写EEPROM芯片AT24C02实验Verilog逻辑源码Quartus11.0工程文件.zip
浏览：39
5星 · 资源好评率100%
FPGA读写EEPROM芯片AT24C02实验Verilog逻辑源码Quartus11.0工程文件, FPGA型号为CYCLONE4E系列中的EP4CE6E22C8,可以做为你的学习设计参考。 module iic_com( clk,rst_n, sw1,sw2, scl,sda, dis_data ); input clk; // 50MHz input rst_
基于cyclone2 (EP2C8Q)设计接收标准键盘按键输入后在数码管上显示Verilog源码 quartus 9.0工程
浏览：197
基于cyclone2 (EP2C8Q)设计接收标准键盘按键输入后在数码管上显示Verilog源码 quartus 9.0工程文件 module PS2_KEYBOARD ( //Global ports. SYSCLK, RST_B, //PS2 ports. PS2_CLK, PS2_DATA, //SEQ data. LED_DATA, LED_SEL ); //=
cyclone2 (EP2C8Q)FPGA设计标准键盘按键输入通过串口打印到PC显示的Verilog源码Quartus9.0工程
浏览：169
cyclone2 (EP2C8Q)FPGA设计标准键盘按键输入通过串口打印到PC显示的Verilog源码Quartus9.0工程： module PS2_CTL ( //Global ports. SYSCLK, RST_B, //PS2 ports. PS2_CLK, PS2_DATA, DATA_REC, DATA_NEW ); //================
FPGA设计按键keyscan 扫描键盘Verilog源码Quartus7.0 工程文件.zip
浏览：200
FPGA设计按键keyscan 扫描键盘Verilog源码Quartus7.0 工程文件 //说明：sw1_n,sw2_n,sw3_n,sw4_n对应取反输出sw_d1,sw_d2,sw_d3,sw_d4; // sw1_n,sw2_n,sw3_n,sw4_n状态与output[3:0] outh_d相同 // clk; //主时钟信号，50MHz左右 // rst_
cyclone2 (EP2C8) FPGA设计接收标准键盘输入全键码显示在数码管上Verilog源码 quartus 9.0工程
浏览：28
基于cyclone2 (EP2C8Q) FPGA设计接收标准键盘输入全键码显示在数码管上Verilog源码 quartus 9.0工程文件 `define UD #1 module PS2_CTL ( SYSCLK, RST_B, PS2_DAT, PS2_CLK, TUBE_SEL, TUBE_DATA ); //==
sobel算子verilog源码
浏览：201
可用于图像处理算法在FPGA上的实现，另外可供初学者学习。
test8_verilog_test8_源码
浏览：128
AD574驱动程序，Verilog源程序，完整工程，包含TestBench
aes verilog源码
浏览：68
5星 · 资源好评率100%
来自opencores，AES verilog源码，适合数字集成电路工程师理解学习AES原理。
USB2.0 verilog源码
浏览：94
USB2.0 verilog源码： 提供了USB2.0的verilog源码， 与USB1.0兼容
以太网verilog源码
浏览：37
5星 · 资源好评率100%
百兆以太网MAC和MII的verilog源码
键盘鼠标的Verilog XLINX FPGA源码代码,已经使用FPGA验正，可做为学习设计参考.zip
浏览：86
键盘鼠标的Verilog XLINX FPGA源码代码,已经使用FPGA验正，可做为学习设计参考.
FPGA读 4X2矩阵扫描键盘verilog设计实验Quartus9.1工程源码+设计说明文件.zip
浏览：149
FPGA读 4X2矩阵扫描键盘verilog设计实验Quartus9.1工程源码+设计说明文件，可以做为你的学习设计参考。 module matrixKeyboard_drive( input i_clk, input i_rst_n, input [3:0] row, // 矩阵键盘 行 output reg [1:0] col,
fpga实验课作业源码之使用verilog编写一个基于ps2键盘输入的LCD12864文本编辑器
浏览：194
这学期选修了fpga实验课，课程选题是写一个LCD12864文本编辑器。由于开发板上矩阵键盘损坏，这次实验使用矩阵键盘作为输入工具。 LCD12864控制器及其验证平台的设计 在FPGA上完成LCD12864控制器的设计 完成验证平台的设计 · 设计一个全屏编辑器 · 支持光标移动、字符插入、字符删除等操作
PS2_DEMO.rar_DEMO_FPGA PS2 键盘_Verilog ps2键盘
浏览：38
FPGA实现PS2键盘操作的verilog源码
sata phy层的verilog源码
浏览：12
4星 · 用户满意度95%
sata phy层的verilog源码，基于xilinx v6的 GTX开发
verilog教程和教程源码
浏览：86
5星 · 资源好评率100%
├─verilog hdl教程135例 │ └─source │ ├─chap10 │ ├─chap11 │ ├─chap12 │ ├─chap3 │ ├─chap5 │ ├─chap6 │ ├─chap7 │ ├─chap8 │ └─chap9 ├─Verilog 教程 ├─东南大学Verilog讲义 ├
贪吃蛇源码（verilog）
浏览：101
4星 · 用户满意度95%
用verilog编写的在VGA上运行的贪吃蛇游戏
i2c_verilog_verilog_源码.zip
浏览：86
i2c_verilog_verilog_源码.zip
verilog PS2键盘解码程序
浏览：122
5星 · 资源好评率100%
PS/2键盘编解码以及数据传输协议，这次自己动手实现了利用FPGA接收键盘编码，然后通过串口传输到PC。做的比较简单，只是通过FPGA把大写字母A-Z转换成相应的ASCII码，只要字母按键被按下，就能在串口调试助手里显示相应大写字母。
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
zhongdong911
粉丝: 1
资源:
2
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
IMG_20240503_143937.jpg
af64d4ed3f046ffff9b30d24745af116_1715632919276_3
天空影视 v6.4.4.apk
1715529600000
1715625090345895_download.jsp
com.daikin.dchecker.apk
（源代码）基于numpy-stl操作stl文件-读取圆台z轴截面的周长
小米路由器3G-不死breed1.1-1.2版本
小米路由器G3-编程器备份full-eeprom.bin-miwifi-ssh.bin
剪映SRT字幕一键导出工具
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
