【七人表决器设计设计报告】是一份详细阐述如何构建一个七人表决系统的文档，主要涉及硬件设计和VHDL编程。该表决器基于Altera的Cyclone II FPGA器件，型号为EP2C35F672C6N，并使用Quartus II 8.0作为开发平台。设计的主要目标是实现以下功能：
1. 表决器能处理七人的表决，根据结果显示“P”代表决议通过，“E”代表未通过。
2. 提供6个拨动开关作为表决输入，闭合表示同意，断开表示反对。同时，表决结果通过6个LED显示，亮起表示同意，熄灭表示反对，以便于记名表决。
3. 使用一个七段数码管来展示表决结果，另外两个数码管分别显示同意和反对的人数。
4. 设有两个拨动开关，一个用于选择是否记名，另一个用于控制是否显示人数比例。若选择记名，对应的指示灯将亮起。
5. 当超过三人同意时，决议视为通过，不设置弃权选项。
在硬件系统组成框图中，表决器的核心是FPGA，它接收6个拨动开关的输入信号（xin[0:6]），并根据这些输入来计算同意和反对的人数。控制信号包括set（是否记名）和set1（是否显示人数及比例）。输出包括sel（指示记名投票）、sel1（指示显示投票人数及比例）、xout[0:6]（数码管显示表决结果）、xout0[0:6]（数码管显示同意人数，set1=1时）和xout1[0:6]（数码管显示反对人数，set1=1时）。此外，xout2[0:6]用于通过LED显示记名投票的结果。
VHDL源程序部分展示了如何处理表决输入、控制逻辑和输出。程序中定义了一个process，用于根据xin和set、set1的值进行计算。通过循环统计同意的个数（变量j）。如果set为1，表示进行记名投票，sel设为1，并将xin的值输出到xout2以显示表决者。如果j大于3，表决通过，xout显示“P”，否则显示“E”。如果set1为1，表示要显示表决比例，sel2设为1，并根据j的值编码出同意和反对的人数（xout0和xout1）。
这个七人表决器设计结合了硬件电路和VHDL编程，实现了表决过程中的数据采集、处理和结果显示。其设计考虑了多种表决情况，如匿名与记名投票、结果的即时显示以及表决人数比例的可选显示。通过这种方式，表决器可以灵活适应不同场合的需求，提供直观、准确的表决信息。
