第 31 卷第 5 期 电 子 与 信 息 学 报 Vol.31No.5
2009 年 5 月 Journal of Electronics & Information Technology May 2009
新型 9/7 小波基构造及快速实现
王 前
①②
吕东强
③
栗 靖
②
葛宝珊
①
①
(北京航空航天大学计算机学院 北京 100083)
②
(解放军 61081 部队 北京 100094)
③
(第二炮兵装备研究院四所 北京 100085)
摘 要:CDF9/7 小波的复杂系数是限制其快速实现的主要因素。该文构造了新的含参双正交提升小波模型,并利
用能量集中性法则和迭代搜索算法提出一种压缩性能与此相当适合移位操作的有理数小波基。新小波基在硬件实现
时可用一次移位和加法运算代替乘法运算,运算量仅为原来的 25%,且无需考虑位长对精度的影响。一维小波 4
级流水架构已通过 FPGA 验证,与同类设计相比,减少一半的资源消耗量,并且大幅提高系统的工作频率。
关键词:小波变换;能量集中性;关键路径;JPEG2000;VLSI
中图分类号:TN47 文献标识码:A 文章编号:1009-5896(2009)05-1210-04
New Construction for 9/7 Wavelet Basis and Fast Implementation
Wang Qian
①②
Lü Dong-qiang
③
Li Jing
②
Ge Bao-shan
①
①
(School of Computer Science and Engineering, Beihang University, Beijing 100083, China)
②
(61081 Army PLA, Beijing 100094, China)
③
(The Fourth Institute of The Second Artillery Equipment Academy, Beijing 100085, China)
Abstract: Fast implementation of CDF9/7 wavelet is strictly retained for its complex coefficient. This paper
constructs a new biorthogonal and lifting-based wavelet model with parameters. The new wavelet basis of rational
number proposed is adapted to shift operation with the same compression performance to CDF9/7 by using energy
concentration and iterative searching algorithm. One multiplication can be implemented by one addition and shift
in the hardware design. It amounts to the original calculation quantity of 25% and its precision is not influenced by
the word length. The 4 level pipelined architecture of one dimensional transform is demonstrated on the FPGA.
Compared with the related design, it reduces half resource requirement and improves the working frequency of
system prominently.
Key words: Wavelet transformation; Energy concentration; Critical path; JPEG2000; VLSI
1 引言
JPEG2000
[1]
是新一代的图像压缩标准,其核心算法是
离散小波变换(DWT)和优化截断嵌入编码(EBCOT)。DWT
具有便于图像渐进式传输、能量集中性好等优点,在经过提
升算法的改进后,与传统的卷积运算相比,可降低运算复杂
度、减少存储需求,正逐步得到广泛应用。但运用提升算法
的小波变换导致了更长的关键路径长度,不少学者对其硬件
快速实现进行研究。文献[2]提出一种标准的 CDF9/7 小波流
水线结构,文献[3]采用折叠方式实现小波变换,资源利用率
达到 100%,但数据调度系统复杂。文献[4]建立了基于行变
换的多级流水结构,并用定点法实现 17 位小波系数和 17 位
滤波系数的乘积,虽然保证了数据精度,但需要大量的硬件
2008-03-24 收到,2008-07-07 改回
国家 863 计划项目(2006AA701121),教育部博士点基金和新世纪优
秀人才支持计划资助课题。本研究在虚拟现实技术国家重点实验室
完成
资源。上述研究大多集中在硬件结构的优化层次上,没有从
构造原理上对小波变换的实现进行优化改进。
本文在建立双正交提升小波构造模型的基础上,运用优
化算法设计出一组适合硬件操作的优化小波基,并采用流水
线和并行处理技术在 FPGA 芯片中进行优化实现。与同类结
构相比,该结构具有资源消耗少、关键路径短等特点,特别
适合应用在大数据量、强实时性的场合。
2 易于硬件实现的 9/7 小波基
在图像压缩中,CDF9/7 小波有着广泛的应用,其小波
变换的能量集中性和恢复图像的 PSNR 值均有较好效果,已
被 JPEG2000 所采纳。但其小波基系数均为无理数,硬件实
现的成本较大。文献[2] 提出将无理数系数换算为 CSD
(Canonical Signed Digit)形式,每个小波系数可减少 2 到 3
个加法的运算量。文献[5]通过滤波器对称特性降低小波系数
的复杂度。文献[6]提出用二进制数代替浮点数进行小波变
评论0
最新资源