没有合适的资源？快使用搜索试试~
我知道了~
文库首页
课程资源
专业指导
基于DDR2SDRAM的高速大容量异步FIFO的设计与实现
基于DDR2SDRAM的高速大容量异步FIFO的设计与实现
共1个文件
pdf：1个
SDRAM
FIFO
需积分: 10
12 下载量
139 浏览量
2010-06-28
10:12:05
上传
评论
1
收藏
116KB
RAR
举报
温馨提示
立即下载
基于DDR2SDRAM的高速大容量异步FIFO的设计与实现
资源推荐
资源详情
资源评论
基于DDR2 SDRAM的高速大容量异步FIFO的设计与实现
浏览：28
为了解决高速实时系统中海量数据的缓存问题，提出了一种基于DDR2 SDRAM的高速大容量异步FIFO的设计方案。
基于SDRAM建立FIFO
浏览：166
5星 · 资源好评率100%
基于SDRAM芯片设计一个缓存器，使数据高速写入FIFO中，低速读出
SDRAM模块实验——FIFO读写
浏览：27
一直以来，笔者都在烦恼“ SDRAM 是否应该成为储存类？” SDRAM 作为一 介储存资源（储存器），它的好处就是大容量空间，坏处则就是麻烦的控制规则，还有 中规中矩的沟通速率。 相比之下，片上内存无论是控制的难度，还是沟通的速率，它都远远领先 SDRAM。俗 语常说，愈是强力的资源愈是珍贵 ... 对此，片上内容的容量可谓是稀罕的程度。实验 二十二的要求非常单纯： ”请问如何建立基于 SDRA
基于FPGA与DDR2 SDRAM的大容量异步FIFO缓存设计.pdf
浏览：71
基于FPGA与DDR2 SDRAM的大容量异步FIFO缓存设计.pdf
异步FIFO的设计与实现
浏览：190
FIFO是英文First In First Out 的缩写，是一种先进先出的数据缓存器，他与普通存储器的区别是没有外部读写地址线，这样使用起来非常简单，但缺点就是只能顺序写入数据，顺序的读出数据，其数据地址由内部读写指针自动加1完成，不能像普通存储器那样可以由地址线决定读取或写入某个指定的地址。 当数据从一个时钟驱动的模块进入另一个时钟驱动的模块时，未读走数据有可能被新数据覆盖，因而导致数据丢
高速异步FIFO的设计与实现
浏览：166
本文根据实际工作的需要．给出了一种利用片内RAM构造FIFO器件的设计，重点强调了设计有效．可靠的握手信号FULL和EMPTY的方法。并在LATTICE公司的FPGA芯片LFXP2-5E上实现。
高速异步FIFO的实现
浏览：7
高速异步FIFO的实现 pdf文件，欢迎大家下载
高速异步FIFO 的实现
浏览：152
4星 · 用户满意度95%
ic设计基础知识，典型模块设计 采用一种新颖的异步FIFO 设计方案,解决FPGA 多时钟系统中不同时钟域传输数据的问题。该 FIFO 实现方案比传统方式简单,工作速度频率高,如设计采用了Verilog HDL 硬件语言描述还具有良好的移植性
基于FPGA的高速大容量异步FIFO的实现.pdf
浏览：98
5星 · 资源好评率100%
基于FPGA的高速大容量异步FIFO的实现.pdf
基于DDR3 SDRAM的大容量异步FIFO缓存系统的设计与实现
浏览：44
该设计通过VivadoChipscope进行调试和检测，测试显示：基于DDR3 SDRAM的FIFO实现了最高480M的数据传输率，64~512位的总线宽度，容量最大为1 GB，说明该设计正确、可行，可以用来缓存高速采集系统所采集的数据。
基于Verilog HDL的异步FIFO设计与实现
浏览：64
4星 · 用户满意度95%
基于Verilog HDL的异步FIFO设计与实现
基于FPGA与DDR2 SDRAM的大容量异步FIFO缓存设计
浏览：5
为了满足高速实时数据采集系统对所采集海量数据进行缓存的要求，通过研究FIFO的基本工作原理，利用FPGA和DDR2 SDRAM设计了一种高速大容量异步FIFO。使用Xilinx提供的存储器接口生成器（MIG）实现FPGA与DDR2的存储器...
基于SRAM/DRAM的大容量FIFO的设计与实现
浏览：74
1 引言FIFO(First In First Out)是一种具有先进先出存储功能的部件。在高速数字系统当中通常用作数据缓存。在高速数据采集、传输和实时显示控制领域中．往往需要对大量数据进行快速存储和读取，而这种先进先出的结构特点很好地适应了这些要求，是传统RAM无法达到的。许多系统都需要大容量FIFO作为缓存，但是由于成本和容量限制，常采用多个FIFO芯片级联扩展，这往往导致系统结构复杂，成本高
基于SRAMDRAM的大容量FIFO的设计与实现
浏览：75
1 引言 FIFO(First In First Out)是一种具有先进先出存储功能的部件。在高速数字系统当中通常用作数据缓存。在高速数据采集、传输和实时显示控制领域中．往往需要对大量数据进行快速存储和读取，而这种先进先出的结构特点很好地适应了这些要求，是传统RAM无法达到的。 许多系统都需要大容量FIFO作为缓存，但是由于成本和容量限制，常采用多个FIFO芯片级联扩展，这往往导致系统结构复杂
基于多时钟域的异步FIFO设计
浏览：86
4星 · 用户满意度95%
摘要：在大规模集成电路设计中，一个系统包含了很多不相关的时钟信号，当其目标域时钟与源域时钟不同时，如何 在这些不同域之间传递数据成为了一个重要问题。为了解决这个问题，我们可以用一种异步FIFO（先进先出）存储器 来实现。本文介绍了一种利用格雷码指针实现在多时钟域传递数据的FIFO 设计
基于Verilog HDL的异步FIFO设计与实现.pdf
浏览：86
4星 · 用户满意度95%
异步FIFO是一种不同时钟域之间传递数据的常用...本文提出一种新颖的异步FIFO设计方案。此方案避免了使用大量的同步寄存器，减小了芯片面积并且提高了工作频率。DC综合的结果表明，用此方法设计的FIFO性能有了显著提高。
基于FPGA的异步FIFO设计与实现.pdf
浏览：4
基于FPGA的异步FIFO设计与实现.pdf
FPGA高速大容量异步FIFO
浏览：133
5星 · 资源好评率100%
FPGA FIFO 异步 高速大容量 文档 内容 便于理解FIFO 很适合大家看看 所以大家还是多看看吧
异步FIFO，Verilog源码
浏览：129
异步FIFO，Verilog源码实现异步FIFO，异步FIFO的原理,
基于FPGA的异步FIFO设计
浏览：80
适用于利用FPGA设计高速异步FIFO的设计方案
基于FPGA设计实现异步FIFO
浏览：91
本设计用16*8 RAM实现一个异步FIFO，具体功能定义如下： 1）异步复位。 2）FIFO不为满时，当写使能有效时，在写时钟的上升沿向FIFO中写入数据。 3）FIFO不为空时，当读使能有效时，在读时钟的上升沿从FIFO中读出数据。 4）当FIFO写满的时候，产生满信号；当FIFO读空的时候，产生空信号。 5）FIFO一旦空或者满时候，复位FIFO。 文件中有Qua
基于DDR3的大容量FIFO的设计与验证
浏览：84
开发基于ddr3的大容量FIFO的设计，能用于数据量缓存应用
基于VHDL的异步FIFO设计
浏览：50
摘要：FIFO经常应用于从一个时钟域传输数据到另一个异步时钟域。为解决异步FIFO设计过程中空满标志判断难以及FPGA亚稳态的问题，提出一种新颖的设计方案，即利用格雷码计数器(每次时钟到来仅有1位发生改变)表示读／写
基于LPM的高速FIFO的设计
浏览：91
基于LPM的高速FIFO的设计 可用的文档
基于Verilog的异步FIFO设计
浏览：9
5星 · 资源好评率100%
本设计是基于Verilog的异步FIFO的设计，所需的RAM由IP core例化而来，不是自己设计的，因而时序性要好。同时读写位宽不一样。写位宽为8bit，读位宽为32bit。
基于verliog的 异步fifo设计
浏览：2
4星 · 用户满意度95%
基于verliog的异步fifo设计，利用verliog编写，经过自己测试，可以放心使用
收起资源包目录
基于DDR2SDRAM的高速大容量异步FIFO的设计与实现.rar
（1个子文件）
基于DDR2SDRAM的高速大容量异步FIFO的设计与实现.pdf
187KB
共 1 条
1
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
yk00110011
粉丝: 2
资源:
35
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
第6题.ipynb
中国各银行流动性比例数据集（2000-2022年）.xlsx
金链子.m4a
EOF分析matlab代码
IMG_20240426_175733.jpg
基于QT+c++实现的历史编辑器(支持历史搜索 & 关键字匹配)
易语言HIPP精易扩展V1.0.1
indy之路第一篇 UDP进行通讯（2）
portable.bouncycastle.1.9.0
按以下要求实现程序功能(java代码).docx
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
