没有合适的资源?快使用搜索试试~ 我知道了~
很不错的,希望你们喜欢 含GW48系列实验开发系统详细使用说明
资源详情
资源评论
资源推荐
EDA技术实验讲义
(含GW48系列实验开发系统详细使用说明)
杭州康芯电子有限公司
www.kx-soc.com
目 录
第一章 GW48 EDA系统使用说明
第一节 GW48教学实验系统原理与使用介绍
第二节 实验电路结构图
第三节 GW48CK/GK EDA系统和GWDVP-B应用板
第二章 GWAK30+/50+适配板使用说明
第三章 GW48系统专用配套之GWDVP-B电子设计应用板使用说明
第四章 FPGA/CPLD结构
第五章 原理图输入设计方法
第六章VHDL设计初步
第一节 2选1多路选择器的VHDL描述
第二节 寄存器描述及其VHDL语言现象
第三节 VHDL文本输入设计方法初步
【实验1】 1位全加器VHDL文本输入设计
【实验2】 2选1多路选择器VHDL设计
【实验3】 8位硬件加法器VHDL设计
【实验4】 含异步清0和同步时钟使能的4位加法计数器
【实验5】 7段数码显示译码器设计
【实验6】 数控分频器的设计
【实验7】 用状态机实现序列检测器的设计
【实验8】 用状态机对ADC0809的采样控制电路实现
【实验9】 波形发生与扫频信号发生器电路设计
第七章GWCNF型FPGA掉电保护配置器应用
第八章 GW48-PK系统LCD液晶屏使用方法
杭州康芯电子有限公司:电话:0571-88212487; E-Mail:span88@mail.hz.zj.cn
2
第一章 GW48 SOC/EDA系统使用说明
第一节 GW48教学实验系统原理与使用介绍
一、GW48系统使用注意事项
a:闲置不用GW48 EDA/SOC系统时,关闭电源,拔下电源插头!!!
b:EDA软件安装方法可参见光盘中相应目录中的中文README.TXT;详细使用方法可参阅本书或
《EDA技术实用教程》、或《VHDL实用教程》中的相关章节。
c:在实验中,当选中某种模式后,要按一下右侧的复位键,以使系统进入该结构模式工作。
d:换目标芯片时要特别注意,不要插反或插错,也不要带电插拔,确信插对后才能开电源。其它
接口都可带电插拔(当适配板上的10芯座处于左上角时,为正确位置)。
e:对工作电源为5V的CPLD(如1032E/1048C、95108或7128S等)下载时。最好将系统的电
路“模式”切换到“ b”,以便使工作电压尽可能接近5V。
g: GW48详细使用方法可参见《EDA技术实用教程》配套教学软件*.ppt。
h:主板左侧3个开关默认向下,但靠右的开关必须打向上(DLOAD),才能下载。
i:跳线座“SPS” 默认向下短路(PIO48);右侧开关默认向下( TO MCU)。
j:左下角拨码开关除第4档“DS8使能”向下拨(8数码管显示使能)外,其余皆默认向上拨。
二、GW48系统主板结构与使用方法
附图1-1A为GW48-CK型EDA实
验开 发系 统的 主板 结构 图( GW48-
GK/PK型未画出,具体结构说明应该
参考实物主板),该系统的实验电路结
构 是 可 控 的 。 即 可 通 过 控 制 接 口 键
SW9,使之改变连接方式以适应不同
的实验需要。因而,从物理结构上看,
实验板的电路结构是固定的,但其内部
的信息流在主控器的控制下,电路结构
将发生变化。这种“多任务重配置”设计
方案的目的有3个:1.适应更多的实验
与开发项目;2. 适应更多的PLD公司
的器件 ;3. 适应 更多的不 同封装 的
FPGA和CPLD器件。系统板面主要部
件及其使用方法说明如下(请参看相应
的实验板板面和附图1-1A)。
以下是对GW48系统主板功能块的注释,但请注意,有的功能块仅GW48-GK获GW48-PK系统
存在:
附表 1-1 在线编程坐各引脚与不同 PLD 公司器件编程下载接口
说明
PLD 公司
LATTICE ALTERA/ATMEL XILINX VANTIS
编程座
引脚
IspLSI CPLD FPGA CPLD FPGA CPLD
TCK (1) SCLK TCK DCLK TCK CCLK TCK
TDO (3) MODE
TDO
CONF_DO
NE
TDO DONE TMS
TMS (5) ISPEN TMS nCONFIG TMS /PROGRAM ENABLE
nSTA (7) SDO nSTATUS TDO
TDI (9) SDI TDI DATA0 TDI DIN TDI
SEL0 GND VCC* VCC* GND GND VCC*
SEL1 GND VCC* VCC* VCC* VCC* GND
附图 1-1B、GW48-GK/PK 系统目标板插座引脚信号图
3
(1) SW9 :按动该键能使实验板产生12种不同的实验电路结构。这些结构如第二节的13 张实
验电路结构图所示。例如选择了“ NO.3”图,须按动系统板上的 SW9键,直至数码管SWG9显示
“3”,于是系统即进入了NO.3 图所示的实验电路结构。
(2) B2 :这是一块插于主系统板上的目标芯片适配座。对于不同的目标芯片可配不同的适配座。
可用的目标芯片包括目前
4
Êýģת»»Æ÷¼þ
Ä£Êýת»»Æ÷¼þ
Êó±ê½Ó¿Ú
PS/2½Ó¿Ú
µ¥Æ¬»ú½Ó¿ÚÆ÷¼þ
S1
ÔÚÏßÏÂÔؽӿÚ
½Ó¿Úµç·Çл»×ù
Ä£¿é
ÅäÖÃ/ÏÂÔØ
ÔÚϵͳ
µçλÆ÷
VR1
ÏÔʾ¿ØÖÆÆ÷¼þ2
ÏÔʾ¿ØÖÆÆ÷¼þ1
¼ì²âµçÔ´
ÔÚÏßÏÂÔØͨѶ½Ó¿Ú
µç·
½Ó¿Ú
Ä£Äâ½Ó¿Ú
ģʽÅäÖüü
ϵͳ¸´Î»
¼üB
¼üA
5V ,+/-12V
3.3V, 2.5V
1.8V
µçѹԴģ¿é
SWG9
ģʽָʾ
CON1
B2
ÊÊÅä×ù
Ä¿±êоƬ
J3B
ÔÚÏßÏÂÔØ¿Ú
Ä¿±ê°å²å×ù1
Ä¿±ê°å²å×ù2 CON2
21
CPLD/FPGA
Ä¿±êоƬ
EDAʵÑ鿪·¢
ÊýÂë5 ÊýÂë4 ÊýÂë3 ÊýÂë2
D5 D4 D3 D2
¼ü8 ¼ü1
ƵÂʼÆ
ʱÖÓƵÂÊÑ¡Ôñ
JP1A JP1B JP1C
ÖÐƵ×é¸ßƵ×éµÍƵ×é
Clock0
UART½Ó¿Ú
ʱÖÓ·¢Éúµç·
½Ó¿Úµç·
ÊÓƵ½Ó¿Úµç·
RS-232
B8
B4
B3
VGA
VGA
ÊÓƵ½Ó¿Ú
RS-232
J8
C38
ÑïÉùÆ÷
50M¾§Õñ
ASIC
KONXIN
D/AÐźÅÊä³ö
A/DÐźÅÊäÈë
A/DÐźÅÊäÈë
J2
AOUT
AIN1
AIN0
JP2
D9D10D11D12D16 D15 D14 D13
¼ü2¼ü3¼ü4¼ü7 ¼ü6 ¼ü5
ByteBlasterMV
ByteBlaster
É¢ÈÈÆ÷
ÊýÂë8 ÊýÂë7 ÊýÂë6 ÊýÂë1
FUSE
K1
µçÔ´¿ª¹Ø
D8 D7 D6 D1
附图1-1A GW48-CK实验开发系统的板面结构图
5
剩余63页未读,继续阅读
yj1949
- 粉丝: 0
- 资源: 3
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功
评论0