所谓 FPGA 的开发设计流程,是指用 FPGA 器件做载体,借助于设计自动化 EDA
(Electronic Design Automation)软件工具,实现某一功能的数字系统的设计过程。这
里我们采用 Altera 公司的开发工具 Quartus 来实现 FPGA 数字系统设计,其中图 1 为
Quartus 软件使用时设计步骤, 图 2 为开发过程中, FPGA 所实现的一系列底层功能。
设计输入:可通过原理图、硬件描述语言方式(如 Verilog 或 VHDL)进行设计。
逻辑综合:输入的设计被综合进入由逻辑元素(LEs,FPGA 芯片提供)组成的电路中。
功能仿真:综合电路被测试以验证其功能是否正确,功能仿真不考虑时序因素。
布局布线:CAD Fitter 工具决定网表中定义的 Les 如何布置成 FPGA 芯片中的实际 LEs。
时序分析:分析已布局布线电路中的不同路径的传播延迟,用以指示所需电路的性能。
时序仿真:测试已布局布线电路,验证其是否在功能和时序上都正确。