没有合适的资源?快使用搜索试试~ 我知道了~
基于FPGA的数字锁相环的设计.pdf
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
0 下载量 73 浏览量
2022-11-01
19:32:31
上传
评论 1
收藏 1.39MB PDF 举报
温馨提示
试读
27页
。。。
资源推荐
资源详情
资源评论
目 录
第一章 绪 论...................................... 错误!未定义书签。
1.1 锁相环技术的发展及研究现状...................................................错误!未定义书签。
1.2 课题研究意义 ..............................................................................错误!未定义书签。
1.3 本课题的设计内容.......................................................................错误!未定义书签。
第二章 FPGA 的设计基础 ............................. 错误!未定义书签。
2.1 硬件设计语言-Verilog HDL.....................................................错误!未定义书签。
2.2 FPGA 的设计流程 .........................................................................错误!未定义书签。
第三章 锁相环的原理.................................................2
3.1 全数字锁相环基本结构.............................................................................................. 3
3.2 全数字锁相环的工作原理.......................................................................................... 4
第四章 数字锁相环的设计.............................................5
4.1 基于 FPGA 的数字锁相环总体设计方案.................................................................... 5
4.2 数字鉴相器的设计...................................................................................................... 6
4.3 K 变模可逆计数器的设计........................................................................................... 7
4.4 脉冲加减器的设计.................................................................................................... 10
4.5 N 分频器的设计 ........................................................................................................ 12
第五章 实验仿真与调试..............................................14
5.1 数字锁相环的仿真.................................................................................................... 14
5.2 数字锁相环的系统实验............................................................................................ 15
结束语.............................................................19
参考文献...........................................................20
附 录.............................................................21
第一章 锁相环的原理
许多电子设备要正常工作,通常需要外部的输入信号与内部的振荡信号同
步,利用锁相环路就可以实现这个目的。
锁相环路是一种反馈控制电路,简称锁相环(PLL)。锁相环的特点是:利用
外部输入的参考信号控制环路内部振荡信号的频率和相位。因锁相环可以实现输
出信号频率对输入信号频率的自动跟踪,所以锁相环通常用于闭环跟踪电路。锁
相环在工作的过程中,当输出信号的频率与输入信号的频率相等时,输出电压与
输入电压保持固定的相位差值,即输出电压与输入电压的相位被锁住,这就是锁
相环名称的由来。
锁相环通常由鉴相器(PD)、环路滤波器(LF)和压控振荡器(VCO)三部分
组成,原理框图如图 3-1 所示。
锁相环的工作原理如下:
1. 压控振荡器的输出经过采集并分频;
2. 和输入信号同时输入鉴相器;
3. 鉴相器通过比较上述两个信号的频率差,然后输出一个直流脉冲电压;
4. 控制 VCO,使它的频率改变;
5. 这样经过一个很短的时间,VCO 的输出就会稳定于某一期望值。
Fin
PD
Ud
LF
Uc
VCO
Fout
图 3-1 锁相环原理框图
锁相环可以用来实现输出和输入两个信号之间的相位同步。当没有基准(参
考)输入信号时,环路滤波器的输出为零(或为某一固定值)。这时,压控振荡
器 VCO 按其固有频率 fv 进行自由振荡。当有频率为 fR 的参考信号输入时,Ur 和
Uv 同时加到鉴相器进行鉴相。如果 fr 和 fv 相差不大,鉴相器对 Ur 和 Uv 进行
鉴相的结果,输出一个与 Ur 和 Uv 的相位差成正比的误差电压 Ud,再经过环路
2
滤波器滤去 Ud 中的高频成分,输出一个控制电压 Uc,Uc 将使压控振荡器的频率
fv(和相位)发生变化,朝着参考输入信号的频率靠拢,最后使 fv=fr,环路锁
定。环路一旦进入锁定状态后,压控振荡器的输出信号与环路的输入信号(参考
信号)之间只有一个固定的稳态相位差,而没有频差存在。这时我们就称环路已
被锁定。
环路的锁定状态是对输入信号的频率和相位不变而言的,若环路输入的是频
率和相位不断变化的信号,而且环路能使压控振荡器的频率和相位不断地跟踪输
入信号的频率和相位变化,则这时环路所处的状态称为跟踪状态。锁相环路在锁
定后,不仅能使输出信号频率与输入信号频率严格同步,而且还具有频率跟踪特
性,所以它在电子技术的各个领域中都有着广泛的应用。
1.1全数字锁相环基本结构
随着数字电路技术的发展,数字锁相环在调制解调、频率合成、FM 立体声
解码、彩色副载波同步、图象处理等各个方面得到了广泛的应用。数字锁相环不
仅吸收了数字电路可靠性高、体积小、价格低等优点,还解决了模拟锁相环的直
流零点漂移、器件饱和及易受电源和环境温度变化等缺点,此外还具有对离散样
值的实时处理能力,已成为锁相技术发展的方向。
所谓数字 PLL,就是指应用于数字系统的 PLL,也就是说数字 PLL 中的各个
模块都是以数字器件来实现的,是一个数字的电路。 数字锁相环的优点是电路
最简单有效,可采用没有压控的晶振,降低了成本,提高了晶振的稳定性。但缺
点是和模拟锁相环一样,一旦失去基准频率,输出频率立刻跳回振荡器本身的频
率;另外还有一个缺点,就是当进行频率调整的时候,输出频率会产生抖动,频
差越大,抖动会越大于密,不利于某些场合的应用。随着大规模、超高速的数字
集成电路的发展,为数字锁相环路的研究与应用提供了广阔空间。由于晶体振荡
器和数字调整技术的加盟,可以在不降低振荡器的频率稳定度的情况下,加大频
率的跟踪范围,从而提高整个环路工作的稳定性与可靠性。
全数字锁相环主要由数字鉴相器、数字环路滤波器及数控振荡器三部分组成
如图 3-2 所示。
其中数字环路滤及数控振荡器的时钟由外部晶振提供。不用 VCO,可大大减
轻温度及电源电压变化对环路的影响。同时,采用在系统可编程芯片实现有利于
提高系统的集成度和可靠性。
3
Fin
数字鉴相器
(PDP)
数字环路滤波器
(DLF)
Fout
数控振荡器
(DCO)
图 3-2 全数字锁相环结构框图
1.2全数字锁相环的工作原理
当环路失锁时,数字鉴相器比较输入信号和输出信号之间的相位差异,并产
生数字环路滤波器的计数方向控制信号。数字环路滤波器根据计数方向控制信号
调整计数值,方向控制信号为高进行减计数,并当计数值到达 0 时,输出借位脉
冲信号;为低进行加计数,并当计数值达到预设的值时,输出进位脉冲信号;数
控振荡器则根据进位脉冲信号和借位脉冲信号在电路输出信号中进行脉冲的增
加和扣除操作,来调整输出信号的频率。重复上面的调整过程,当环路进入锁定
状态时,数字鉴相器的方向控制信号输出为一占空比 50%的方波,而数字环路滤
波器则周期性地产生进位脉冲输出和借位脉冲输出,导致脉冲加减电路的输出周
期性的加入和扣除半个脉冲。这样对于输出的频率没有影响,也正是基于这种原
理,可以把等概率出现的噪声很容易的去掉。
数字环路滤波器的性能优劣会直接影响到跟踪环路的性能。而采用数字化的
K 变模可逆计数器便于调试参数和提高系统可靠性。K 变模可逆计数器的输出要
直接控制频率合成器产生相应频率,使本地伪码能够准确跟踪发端信息。数字锁
相环环中使用的 K 变模可逆计数器与模拟环中使用的环路滤波器作用一样,都对
噪声及高频分量起抑制作用,并且控制着环路相位校正的速度与精度。适当选择
K 模的参数,可以改善环路的性能。K 变模可逆计数器的设计原理是建立在模拟
环路滤波器的。
4
第二章 数字锁相环的设计
2.1基于 FPGA 的数字锁相环总体设计方案
本文设计的基于 FPGA 的数字锁相环结构框图如图 4-1 所示,主要由异或门
鉴相器、K 变模可逆计数器、脉冲加减器和 N 分频器四部分构成。时钟输入为
50MHz,锁相范围为 1Hz-6MHz。
Kmode输入
输入信号
鉴相器
相位误差信号
进位脉冲
K变模可逆
计数器
借位脉冲
位同步信号输出
N分频器
脉冲形成
脉冲加减器
图 4-1 全数字锁相环结构框图
DPLL 的工作过程如下:
1.当环路失锁时,异或门鉴相器比较输入信号和输出信号之间的相位差异,
并产生 K 变模可逆计数器的计数方向控制信号也就是相位误差信号;
2.K 变模可逆计数器根据计数方向控制信号调整计数值,相位误差信号为高
进行减计数,并当计数值到达 0 时,输出借位脉冲信号;为低进行加计数,并当
计数值达到预设的 K 模值时,输出进位脉冲信号;
3.脉冲加减电路则根据进位脉冲信号和借位脉冲信号在电路输出信号中进
行脉冲的增加和扣除操作,来调整输出信号的频率;
4.重复上面的调整过程,当环路进入锁定状态时,异或门鉴相器的输出相位
误差信号为一占空比 50%的方波,而 K 变模可逆计数器则周期性地产生进位脉冲
5
剩余26页未读,继续阅读
资源评论
xxpr_ybgg
- 粉丝: 6506
- 资源: 3万+
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
最新资源
- 基于opencv+yolov8实现目标追踪及驻留时长统计源码.zip
- 水稻病害基于Yolov8算法优化目标检测识别与AI辅助决策python源码+模型+使用说明.zip
- 海尔618算价表_七海5.20_16.00xlsx(1)(2).xlsx
- WebCrawler.scr
- 【计算机专业毕业设计】大学生就业信息管理系统设计源码.zip
- YOLO 数据集:8种路面缺陷病害检测【包含划分好的数据集、类别class文件、数据可视化脚本】
- JAVA实现Modbus RTU或Modbus TCPIP案例.zip
- 基于YOLOv8的FPS TPS AI自动锁定源码+使用步骤说明.zip
- JAVA实现Modbus RTU或Modbus TCPIP案例.zip
- 基于yolov8+streamlit的火灾检测部署源码+模型.zip
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功