Cadence中Verilog的一些使用方法_candence导入verilog资源-CSDN文库

Verilog-XL

需积分: 44 98 浏览量 2009-07-13 17:52:01 上传评论 2 收藏 410KB PDF 举报

资源推荐

资源详情

资源评论

Cadence 中 Verilog 的一些使用方法

一学习 Verilog 的必要性

随着电路规模的增大和复杂传统的图形输入模式已不可行语言描述电路成为潮

流它的方便性和好的更改性维护性在实践中得到很好的体现尤其现在强大的

综合工具和系统集成对核的需求性使 Verilog 更有用武之地每个硬件工程师应

该学习掌握它

二

Verilog 的文本编辑器

在进入 Cadence 后在命令行中键入

textedit *.v↙

(此处*为文件名

在 textedit 命令后应带上文件名)

键入上述命令后进入文本编辑框和 Windows 中常用的文本编辑框很象

图 1 textedit 文本编辑框界面

图中的主菜单 File

View Edit Find 及各自底下的子菜单和 Windws 中的

文本编辑器差不多使用方法相似这里就不多说了编好程序保存可以进

行后续工作了

三

Verilog 的模拟仿真

1 命令的选择

在命令行中键入

verilog↙

会出现关于此命令的一些介绍

如下

-f <filename> read host command arguments from file.

-v <filename> specify library file

-y <filename> specify library directory

-c compile only

-s enter interactive mode immediately

-k <filename> set key file name

-u convert identifiers to upper case

-t set full trace

-q quiet

-d decompile data structure

Special behavioral performance options (if licensed):

+turbo speed up behavioral simulation.

+turbo+2 +turbo with second level optimizations.

+turbo+3 +turbo+2 with third level optimizations.

+listcounts generate code for maintaining information for $listcounts

+no_turbo don't use a VXL-TURBO license.

+noxl disable XL acceleration of gates in all modules

Special environment invocation options (if licensed):

+gui invoke the verilog graphical environment

在上面的参数选择中

简单介绍几个常用的:

(1)-c

首先应该保证所编程序的语法正确性

先进行语法的检查选择参数- c 键入

如下命令

verilog –c *.v↙

根据 Cadence 的报告

查找错误信息的性质和位置然后进入文本编辑器进

行修改再编译这是个反复的过程直到没有语法错误为止

(2)-s

进入交互式的环境

人机交互运行和下面的参数联合使用

(3)+gui &

verilog 仿真有命令和图形界面两种方式

图形界面友好和 windows 使用很

象很好掌握一般都使用图形方式 &”符号是后台操作的意思不影响

前台工作如此时你可以在命令行输入其它的命令

其它的命令参数选择比较复杂这里就不介绍了故我们这里常用的命令是

verilog –s *.v +gui &↙ (*代表文件名)

进入图形交互界面

$附

命令行输入

!!↙

是执行上一条命令

命令行输入

!* ↙ (*代表字母)

是执行最近的以*开头的命令

上述附注对命令输入速度提高有所帮助

SimVision 图形环境

SimVision 是 Verilog-XL 的图形环境主要有 SimControl Navigator

Signal Flow Browswer Wactch Objects Window SimWave 等窗口

(1)SimControl 窗口

此窗口是主要的仿真控制窗口

让用户和机器进行交互式操作执行各种 Verilog-XL

命令(菜单) 进行仿真分析调试你的设计该窗口可以显示设计的模块和模块

显示和设置断点强制信号等创建用户自己的按钮和执行经常使用的操作

剩余13页未读，继续阅读

评论收藏

内容反馈

xuleiwx

粉丝: 0
资源: 1

Cadence中Verilog 的一些使用方法

最新资源