高速数据采集专业系统设计.doc
27 浏览量
2022-11-24
09:12:49
上传
评论
收藏 347KB DOC 举报
基于 FPGA 和 SoC 单片机
高速数据采集系统设计
一．选题背景及意义
伴随信息技术飞速发展，多种数据实时采集和处理在现代工业控制和科学研
究中已成为必不可少部分。高速数据采集系统在自动测试、生产控制、通信、信
号处理等领域占有极其关键地位。伴随 SoC 单片机快速发展，现在已经能够将
采集多路模拟信号 A/D 转换子系统和 CPU 核集成在一片芯片上，使整个数据采
集系统几乎能够单芯片实现，从而使数据采集系统体积小，性价比高。FPGA 为
实现高速数据采集提供了一个理想实现路径。利用 FPGA 高速性能和本身集成几
万个逻辑门和嵌入式存放器块，把数据采集系统中数据缓存和控制电路全部集成
在一片 FPGA 芯片中，大大减小了系统体积，提升了灵活性。FPGA 还含有系统
编程功效和功效强大 EDA 软件支持，使得系统含有升级轻易、开发周期短等优
点。
二．设计要求
设计一高速数据采集系统，系统框图图 1-1 所表示。输入模拟信号为频率
200KHz、Vpp=0.5V 正弦信号。采样频率设定为 25MHz。经过按键开启一次数
据采集，每次连续采集 128 点数据，单片机读取 128 点数据后在 LCD 模块上回
放显示信号波形。
图 1-1 高速数据采集原理框图
三．整体方案设计
高速数据采集系统采取图 3-1 设计方案。高速数据采集系统由单片机最小系统、
FPGA 最小系统和模拟量输入通道三部分组成。输入正弦信号经过调理电路后送
高速 A/D 转换器，高速 A/D 转换器以 25MHz 频率采样模拟信号，输出数字量依
次存入 FPGA 内部 FIFO 存放器中，并将 128 字节数据在 LCD 模块回放显示。
评论0
最新资源