制。当解析完成时，物理地址和访问权限以及段页属性就一起被放入快表中。这些解析在快表中
同样是加锁实现的，以保证关键事务的性能。
（3）Intel XScale 核心处理器的指令高速缓存通过减少从外部存取指令的次数来提高性能。
高速缓存提供缓存代码的高速执行。当指令高速缓存有效时，它将请求的指令地址与它当前所包
含的指令地址相比较。如果比较相等则成为“命中”，否则称为“失效”。失效时，高速缓存请
求从外部的存储器中用取指策略取得长为 8 个字（32 个字节）的指令。取到的多条指令存入指
令高速缓存和两个取缓存之一中，同时请求的那条指令被送到指令解码器解释执行。
（4）分支目标缓存（Branch Target Buffer，BTB）存储沿着目标执行过的分支历史。分支
目标缓存拥有当前的指令地址，并且查看这个地址是否是以前见到过的分支地址。分支目标缓存
可以不必由软件显示的管理，在复位之后缺省情况下是无效的，并且当指令高速缓冲无效时它也
是无效的。通过软件置位可使它有效。当执行到分支指令、分支命中或分支当前不在 BTB 当中
时，在分支目标缓存中就会增加一个新的表项。
（5）与指令高速缓存类似，Intel XScale 核心中的数据高速缓存也是通过减少访问外部存储
器的次数来提高新性能的。所不同的是在 Intel XScale 核心中有两种数据高速缓存结构：32K 字
节的数据高速缓存器和 2K 字节的为数据高速缓存器。一个能容纳 8 个表项的写缓冲和 4 个表项
的填充缓冲实现了 Intel XScale 核心指令执行部件与外部存储器访问，这种机制也提高了系统整
体的性能。32K 字节组相联的数据缓存有 32 组，每组又有 32 路；每路有一个称为高速缓存行的
结构，包含 32 字节的数据和一个有效位。每行中还有两位脏数据位。一位代表低十六位，另一
位代表高十六位。当写命中时，相关的位就被置 1，并根据该位的置位情况在替换时采取不同的
替换策略。2K 的组相联微数据缓存有 32 组，每组又有 2 路；其他结构如行结构、替换策略、缓
存操作以及控制都与数据高速缓存类似。
（6）Intel XScale 核心硬件提供 32 位的性能计数器，它可以同时监测两个独立的事件。此
外，Intel XScale 核心实现了 32 位时钟计数器，它能和性能计数器联合使用；他唯一的目的就是
计数核心时钟周期，这些计数周期将用来计算总共执行的时间。Intel XScale 核心可以监控发生
事件和持续事件。监测事件发生时，指定事件每发生一次，计数器就增加一次。如果监测持续事
件，当指定的条件为真时，计数器就记数处理器的时钟数。每个计数器都有自己的中断，当三个
计数器中的任意一个溢出时，就会发出中断请求。当计数器溢出时，它仍然监控事件，直到软件
设置它无效为止。
2. 微引擎（Microengines，MEs）
IXP2400 的微引擎被分为 2 个簇，每个簇有 4 个微引擎，每个簇有一条独立的命令总线和一
条独立的 SRAM 总线，两个簇共享一条 DRAM 总线。每个微引擎有 8 个 32 位为网络处理而专
门设计的可编程引擎；这些微引擎负责处理每个分组的主要数据，支持软件控制的多线程，微引
擎结构如图 3 所示。由于处理器周期时间与外部存储器时间不匹配，一个单一线程的执行经常会
由于等待外部存储器操作的完成而被阻塞。多线程执行时允许线程插入操作，即一个线程准备好
运行，而其他线程则处于阻塞状态，从而使得微引擎的工作效率得以大幅度的提高。
微引擎拥有专门为处理网络数据而开发的指令集。这个指令集包括 50 多条针对比特、字节
或长字的不同的算术运算和逻辑运算指令。在一条指令中，这些操作还能与移位操作相结合。微
引擎拥有整数乘法指令，但没有除法指令或浮点运算指令
其中每个微引擎运行 8 个线程，这些线程之间的转换是无耗时的；每个微引擎有 4K×40 位
指令控制存储器；微引擎配有专门为处理网络数据而开发的增强的指令集合（MEv2）；每个微
yoyo_bright2011-09-28详细全面，权威
kevinyao01262013-05-05系统讲述了IXP2400网络处理器的硬件结构
