移位寄存器是数字电路中的重要组成部分，用于存储和操作二进制数据。在本例中，我们讨论的是如何使用FPGA（Field-Programmable Gate Array）和DE2开发板来实现LS195移位寄存器的功能。LS195是一款双极型静态CMOS移位寄存器，具有清零、置数和移位功能，常用于数字逻辑设计中。
让我们了解LS195的基本工作原理。LS195通常由四个D触发器组成，每个触发器都有一个数据输入（D）和一个时钟输入（CP）。当时钟脉冲到来时，D触发器会将当前的数据状态转移到下一个时钟周期。此外，LS195还包括两个控制输入：一个清零输入（MR）和一个置数输入（PE）。
在FPGA实现中，这个过程通过Verilog硬件描述语言进行编程。在给出的Verilog代码段中，`module ls195`定义了一个名为ls195的模块，该模块包含了与LS195相应的输入和输出信号。输入包括：
1. **MR** (Master Reset)：主复位输入，低电平时所有寄存器状态清零。
2. **PE** (Parallel Enable)：并行使能输入，低电平时用于置数，高电平时用于移位。
3. **CP** (Clock Pulse)：时钟脉冲输入，控制移位或置数的操作时机。
4. **J** 和 **nK**：控制移位方向的输入，2位二进制组合，用于确定数据向左移还是向右移，或者保持原样。
输出包括：
1. **Q** 和 **nQ**：4位二进制数据输出，其中nQ是Q的非门输出，与Q的最高位取反。
在代码的`always @(posedge CP or negedge MR)`语句中，定义了在时钟上升沿或复位输入下降沿触发的敏感列表。`if (~MR)`和`else if (MR)`语句处理了MR的两种情况：当MR为低时，所有寄存器状态清零；当MR为高时，根据PE的状态进行置数或移位操作。
对于移位操作，`case ({J, nK})`语句处理了四种可能的移位情况，由J和nK的组合决定。这里的2'b11表示数据向左移一位，2'b00表示不移位，2'b10表示数据向右移一位但最高位用反相的最低位替换，2'b01表示数据向右移一位但保持最高位不变。
`assign nQ=!Q[3];`语句定义了nQ输出为Q的最高位取反，确保与LS195的实际操作一致。
在实际应用中，DE2开发板通常配备有Altera FPGA，它允许用户通过连接硬件接口将Verilog代码编译和下载到FPGA中。用户可以通过DE2开发板上的连接器与外部设备交互，例如输入信号源和观察输出，从而验证LS195移位寄存器功能的实现。
通过理解LS195的功能和FPGA的工作原理，我们可以编写Verilog代码来模拟其行为，并在DE2开发板上实现硬件级的功能验证。这个过程不仅展示了FPGA的灵活性，也体现了数字逻辑设计的基础知识。
