计算机体系结构第五章练习题参考解答.docx_5.1指令集并行资源-CSDN文库

版权申诉

181 浏览量 2023-03-30 21:15:23 上传评论收藏 107KB DOCX 举报

资源推荐

资源详情

资源评论

。

第五章

5.34 在一个采用组相联映象方式的 Cache存储系统中，主存由 B ～B 共 8 块组成，Cache

0

7

有 2 组，每组 2 块，每块大小为 16B。在一个程序执行过程中，访存的主存块地址流为：B ，

6

B ，B ，B ，B ，B ，B ，B ，B ，B ，B ，B 。

2

4

1

4

6

3

0

4

(1)写出主存地址的格式，并标出各字段的长度。

5

7

3

(2)写出 Cache地址的格式，并标出各字段的长度。

(3)指出主存与 Cache之间各个块的映象关系。

(4)若 Cache的 4 个块号为 C 、C 、C 和 C ，列出程序执行过程中的 Cache块地址流。

0

1

2

(5)若采用 FIFO替换算法，计算 Cache的块命中率。

3

(6)若采用 LRU替换算法，计算 Cache的块命中率。

(7)若改为全相联映象方式，再做(5)和(6)。

(8)若在程序执行过程中，每从主存装入一块到 Cache，平均要对这个块访问 16 次，计

算在这种情况下的 Cache命中率。

解：（1）（2）采用组相联映象时，主存和 Cache地址的格式分别为：

区号 E

区内组号 G 主存组内块号 B 块内地址 W

组号 g

组内块号 b

块内地址 w

主存按 Cache的大小分区，现主存有 8 个块，Cache有 2×2=4个块，则主存分为 8/4=2

个区，区号 E 的长度为 1 位。又每区有 2 个组，则组号 G、g 的长度都为 1 位。而每组有 2 个

块，则块号 B、b 的长度又都为 1 位。每块大小为 16个存储字，故块内地址 W、w 的长度都为

4 位。

（3）根据组相联映象的规则，主存块0～7 与 Cache块 0～3 之间的映象关系为：主存块

0、1、4、5 与 Cache块 0、1 之间全相联，主存块 2、3、6、7 与 Cache块 2、3 之间全相联。

（4）根据组相联映象的规则，该主存块地址流相应的一种 Cache块地址流如下表所示（组

内替换算法为 FIFO）。

时间： 1

主存块地址流： B

Cache块地址流： C

2

3

B

4

5

B

6

7

B

8

9

B

10

11 12

B

B

B

B

B

B

B

6

2

4

1

4

6

3

0

4

5

7

3

C

C

C

C

C

C

C

C

C

C

C

2

3

0

1

0

2

2

0

0

（5）组内替换算法采用 FIFO时，Cache块 0～3 的使用过程如下表所示。

0

3

2

时间： 1 2

主存块地址流： B

3 4

5 6

7 8

9 10 11 12

B

2

B

4

B

B

4

B

B

B

B

4

B B

5

B

3

6

1

6

3

0

7

Cache块 0

Cache块 1

Cache块 2

Cache块 3

0

1*

3

4*

3*

7

4*

3*

7

6*

2

6*

2

6*

2

2

2

2* 2*

2*

2*

命中命中

可见命中三次，Cache块命中率为 H = 3/12 = 0.25。

命中

i

（6）组内替换算法采用 LRU时，Cache块 0～3 的使用过程如下表所示。

-可编辑修改-

本内容试读结束，登录后可阅读更多

下载后可阅读完整内容，剩余4页未读，立即下载

内容反馈

版权申诉

คิดถึง643

粉丝: 3931
资源: 1万+

最新资源

资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！点击此处反馈

feedback-tip