智力竞赛抢答器设计.pdf

目 录

1 前 言

.................................................................................................................................................

1

2 方案设计与论证

.............................................................................................................................

2

3 软件介绍

...........................................................................................................................................

4

3.1 Q

UARTUS

II 简介

4

4.1 抢答鉴别模块的设计与实现

6

4.2 计时模块的设计与实现

7

4.3 报警模块的设计与实现

9

4.4 译码显示模块的设计与实现

4.5 计分模块的设计与实现

5.3 程序下载

................................................................................................................................

6 结 论

..............................................................................................................................................

7 参考文献

.......................................................................................................................................

8 附 录

..............................................................................................................................................

课程设计说明书

1 前 言

人类社会进入到高度发达的信息化社会，信息社会的发展离不开电子产品的

进步。现代电子产品在性能提高、复杂度增大的同时，价格却一直呈下降趋势，

而且产品更新换代的步伐也越来越快，实现这种进步的主要原因就是生产制造技

术和电子设计技术的发展。前者以微细加工技术为代表，目前已进展到深亚微米

阶段，可以在几平方厘米的芯片上集成数千万个晶体管；后者的核心就是 EDA

的 EDA 工具，使用统一的集体化设计，改变传统的设计思路，将精力集中到设

计构想、方案比较和寻找优化设计等方面，需要以最快的速度，开发出性能优良、

质量一流的电子产品，对 EDA 技术提出了更高的要求。传统的 EDA 设计方法

采用自底向上的设计方法，一般先按电子系统的具体功能要求进行功能划分，然

后对每个子模块画出真值表，用卡诺图进行手工逻辑简化，写出布尔表达式，画

进高效的。在电子产品的设计理念、设计方式、系统硬件构成、设计的重用性、

知识产权、设计周期等方面,EDA 技术具有一定的优势。所以本次设计的抢答器

抛弃了传统的设计方法，选择了采用主流的 EDA 技术进行设计。

智力竞赛是“快乐学习”这一教育模式的典范，它采用在规定的一段时间内抢

都能客观、迅速地判断出最先获得发言权的选手。早期的抢答器只是由三个三极

管、可控硅、发光管等器件组成的，能通过发光管的指示辨认出选手号码。现在

大多数智能抢答器都是由单片机或数字集成电路构成的，并且新增了许多功能，

如选手号码显示，抢按前或抢按后的计时，选手得分显示等功能。

1

课程设计说明书

一般来说，设计一台智能抢答器，必须能够准确判断出第一位抢答者，并且

通过数显、蜂鸣这些途径能让人们很容易得知谁是抢答成功者，并设置一定的回

答限制时间，让抢答者在规定时间内答题，主持人根据答题结果评出最终赢家。

所以我们在设计智能抢答器的模块需要满足鉴别、计时、数显、报警等功能，具

体设计要求如下：

开始。

（2）电路具有对第一抢答信号的锁存、鉴别和显示等功能。在主持人将系

统复位并发出抢答指令后，蜂鸣器提示抢答开始，计时显示器显示初始时间并开

始倒计时，若参赛选手按下抢答按钮，则该组别的信号立即被锁存，并在组别显

示器上显示该组别，同时扬声器也给出音响提示，此时，电路具备自锁功能，使

（4）抢答器具有限时抢答的功能，且一次抢答的时间由主持人设定，当主

持人启动开始键后，要求计时器采用倒计时，同时倒计时到 0 秒时扬声器会发出

声响提示。

（5）参赛选手在设定的时间内抢答，则抢答有效，定时器停止工作，根据

倒计时启动功能。

依据系统的设计要求可知，系统的输入信号有：四组的抢答按钮 A、B、C、

控制端 LDN，计时使能端 EN，计时预置数调整按钮 TA、TB。系统的输入信号

有：四个组抢答成功与否的指示控制信号输出口 LEDA,LEDB，LEDC，LEDD，

四组抢答时的计时控制显示信号若干，抢答成功组别显示的控制信号若干。本系

统应具有的功能有：第一抢答信号的鉴别和锁存功能；抢答计时功能；组别显示

功能；蜂鸣器提示功能。对于需要显示的信息，需要增加或外接译码器，进行显

示译码。抢答开始时主持人按下抢答复位键（RST），系统进入抢答状态，计时

Max+plus II 作为Altera的上一代PLD设计软件，由于其出色的易用性而得到

Altera公司继Max+plus II之后开发的一种针对其公司生产的系列CPLD/PGFA器

Quartus II 8.0版，该软件有如下几个显著的特点：

Quartus II支持Altera公司的MAX 3000A系列、MAX 7000系列、ACEX 1K系

MAX7000/MAX3000等乘积项器件。支持MAX II CPLD系列、Cyclone系列、

Cyclone II、Stratix II系列、Stratix GX系列等。支持IP核，包含了LPM/MegaFunction

Altera的Quartus II可编程逻辑软件属于第四代PLD开发平台。该平台支持一