没有合适的资源?快使用搜索试试~ 我知道了~
一种高精度紧凑型X波段6位数控移相器.docx
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
0 下载量 66 浏览量
2022-11-28
20:26:18
上传
评论
收藏 446KB DOCX 举报
温馨提示
试读
11页
一种高精度紧凑型X波段6位数控移相器.docx
资源推荐
资源详情
资源评论
移相器是相控阵系统的重要组成部分,是收发组件中控制波束方向的关键
模块,广泛应用于相控阵雷达、无线通讯等领域。其中,X 波段相控阵雷达已成
为国家导弹预警系统的重要组成部分,但由于其高实施成本、大重量、大体积
和实施复杂性的特点,使该频段雷达技术更多应用于军事系统
[1-2]
。随着电子技
术不断发展,X 波段相控阵系统逐步拓展到民用领域,如气象雷达
[3]
等。近年来,
移相器作为相控阵系统的核心功能模块不断发展,常见电路拓扑结构包括负载
线型
[4]
、反射型
[5]
、矢量合成型
[6-7]
和网络切换型
[8⇓⇓⇓⇓⇓⇓⇓⇓⇓⇓-19]
。负载线和反射型移
相器是基于传输线调整相位,因此在工作频率低于 10 GHz 时电路尺寸通常很
大。矢量合成相移器普遍具有体积小和增益大的优点,但由于引入有源电路,导
致其只能单向工作,并且有较大的功耗。
在数字移相器的设计中,高低通网络切换型移相器在插入损耗、移相精度
等方面都具有较好的性能,在工作频段范围内相移相对平坦,且具有功耗低、宽
带宽的优势,因此这种类型移相器逐渐得到广泛应用。切换型移相器结构上分
为两类。其一是采用 SPDT 或 DPDT 作各移相单元的级联开关。该类移相器
结构简单,但由于级联开关的插入可能会引起较大的插损,通常需要采用额外的
级间 损 耗 补偿 放 大 器(Loss Compensation Amplifier,LCA)补 偿 损 耗 ,如 LIU
[11]
及 GONG
[14]
等,一般会增加设计难度及电路复杂度。其二是采用 MOSFET 作开
关嵌入移相单元电路中
[8⇓ -10,12-13,15⇓ ⇓ -18]
。如张博等
[16]
基于 0.25 μm GaAs pHEMT
工艺设计的 5 位 X 波段移相器,小移相单元采用 T 型/π 型的高(低)通/带通网络
结构,90°和 180°移相单元采用高/低通切换拓扑结构,移相 RMS 误差仅为 1.6°,
芯片尺寸为 2.2 mm×0.7 mm。杨杰等
[17]
基于 0.15 μm GaAs pHEMT 工艺设计
的 X 波段 6 位数控移相芯片,最大移相 RMS 误差为 4°,最大插损为-10 dB,芯片
面积为 4 mm×1.8 mm。以上移相器均满足高性能的设计需求,但集成度可以继
续提升。
笔者提出一种宽带、高性能的网络切换型移相器,通过改良 90°移相单元电
路实现芯片面积缩小,对于降低移相器的成本具有重要意义。移相器包含 6 个
移相单元,分别对应相移 180°、90°、45°、22.5°、11.25°和 5.625°,通过开关
控制可形成步进为 5.625°的 64 种移相状态。电路基于 0.18 μm SiGe BiCMOS
工艺完成设计,相比砷化镓工艺,硅基芯片具有低成本、中等射频性能和高集成
度等特点。
1 移 相 基 本原理
1.1 滤波网络
当输入信号通过高通滤波网络时,输出信号的相位超前于输入信号;当输入
信号通过低通滤波网络时,输出信号的相位滞后于输入信号,因此单个滤波网络
可以视为单位移相单元。以三阶 π 型低通滤波结构为例,其电路结构如图 1(a)
所示。
图 1
图 1 滤波网络移相原理
计算该二端口网络的传输函数为
S
21
= 22(1−ω2LC)+j(ωZ0C+2ωL−ω3L2CZ0)22(1-ω2LC)+jωZ0C+2ωL-ω3L2CZ0,
(1)
则可以得到路径实现的信号相位延迟为
φ=∠S
21
=arctan ω3L2C−2ωLZ0−ωZ0C2(1−ω2LC)ω3L2C-2ωLZ0-ωZ0C2(1-ω2LC) ;
(2)
同时可计算该网络端口的反射系数为
S
11
=S
22
= j(2ωL−ωZ02C−ω3L2C)2Z0(1−ω2LC)+j(2ωL+ωZ02C−ω3L2C)j(2ωL-ωZ02C-
ω3L2C)2Z0(1-ω2LC)+j(2ωL+ωZ02C-ω3L2C),
(3)
其中,Z
0
为特征阻抗,ω 为工作频率。将如图 1(a)所示的多个移相单元级联,
并内嵌控制开关对各单元电路的移相状态进行切换,得到如图 1(b)所示的由电
压控制的数控网络切换型移相器。
1.2 内嵌 MOS 管开关及其优 化
笔者在设计时采用如图 2(a)所示深阱 NMOS 管作为电路内嵌开关。对晶
体管衬底进行单独偏置,如图 2(b)所示,将体端通过一个大电阻(如 10 kΩ、20 kΩ)
连接到地,从而消除通过寄生电容 C
sb
和 C
db
到地面的通路信号,与传统开关相比,
衬底相对于地电位悬空,因此该优化方式称为浮体技术。通过浮体技术减弱射
频信号泄漏,降低了开关的插入损耗。同时在晶体管的栅极上接一个大电阻(如
10 kΩ、20 kΩ),以避免信号通过栅漏、栅源的寄生电容泄漏到地面,这也会减少
开关导通时的插入损耗。
图 2
图 2 深阱开关优化设计图
该优化方式通过了仿真结果的验证。对同一尺寸的晶体管做开关特性测试,
如文中所选晶体管总栅宽为 1 μm×10、栅长为 350 nm,分别对普通 NMOS 晶
体管、栅极偏置大电阻的普通 NMOS 晶体管、采用栅极偏置及浮体优化技术
的同尺寸深阱 NMOS 晶体管进行频带为 1~30 GHz 的后仿真,结果如图 3 所示。
由图 3(a)、(b)可见,相比栅极偏置技术,深阱浮体技术可以大大减小插入损耗即
S
21
,可为该尺寸晶体管带来约 5dB 的幅值变化,而栅极偏置技术则在高频时有
正向的影响。通过图 3(c)中对截止电容的对比,可见该类方法对插损优化同时,
几乎不会影响开关隔离度。
图 3
剩余10页未读,继续阅读
资源评论
罗伯特之技术屋
- 粉丝: 3701
- 资源: 1万+
下载权益
C知道特权
VIP文章
课程特权
开通VIP
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功