没有合适的资源?快使用搜索试试~
我知道了~
文库首页
开发技术
硬件开发
Digtal Clock.zip
Digtal Clock.zip
共165个文件
cdb:26个
hdb:24个
v:11个
verilog
需积分: 10
0 下载量
22 浏览量
2021-06-14
22:10:59
上传
评论
收藏
3.02MB
ZIP
举报
温馨提示
立即下载
Quartus II 下用Verilog代码编写的数字钟程序,模式五,适用于搭载飓风3的GW-48实验箱。
资源详情
资源评论
收起资源包目录
Digtal Clock.zip
(165个子文件)
project_global_asgn_op.abo
958KB
project.root_partition.cmp.atm
115KB
project.root_partition.map.atm
99KB
project.root_partition.merge_hb.atm
35KB
timeandalarmset.v.bak
1017B
fp_even.v.bak
674B
ledshowselector.v.bak
643B
alarmandontimealarm.v.bak
553B
counter.v.bak
266B
counter24.v.bak
202B
project.bdf
29KB
project.cmp.bpm
862B
project.map.bpm
848B
alarmandontimealarm.bsf
3KB
timer.bsf
3KB
ledshowselector.bsf
3KB
timeandalarmset.bsf
3KB
PLL.bsf
3KB
fp_even.bsf
2KB
cnt60.bsf
2KB
counter.bsf
2KB
counter24.bsf
2KB
project.cmp.cdb
124KB
project.sgdiff.cdb
28KB
project.map.cdb
26KB
project.rtlv_sg.cdb
18KB
project.pre_map.cdb
16KB
project.(13).cnf.cdb
8KB
project.(2).cnf.cdb
7KB
project.rtlv_sg_swap.cdb
5KB
project.(7).cnf.cdb
3KB
project.(0).cnf.cdb
3KB
project.(9).cnf.cdb
2KB
project.(1).cnf.cdb
2KB
project.(8).cnf.cdb
2KB
project.(6).cnf.cdb
2KB
project.(3).cnf.cdb
2KB
project.(4).cnf.cdb
1KB
project.(12).cnf.cdb
1KB
project.(5).cnf.cdb
1KB
project.(16).cnf.cdb
1KB
project.(10).cnf.cdb
1KB
project.(15).cnf.cdb
1016B
project.(17).cnf.cdb
973B
project.(11).cnf.cdb
972B
project.map_bb.cdb
828B
project.(14).cnf.cdb
781B
project.eco.cdb
175B
project.sim.cvwf
983B
project.db_info
151B
project.tiscmp.slow_1200mv_85c.ddb
402KB
project.tiscmp.slow_1200mv_0c.ddb
402KB
project.tiscmp.fast_1200mv_0c.ddb
401KB
project.asm_labs.ddb
39KB
project.tis_db_list.ddb
202B
project.root_partition.cmp.dfp
33B
project.done
26B
project.root_partition.map.dpi
4KB
project.map.ecobp
28B
project.cmp.ecobp
28B
project.sgdiff.hdb
45KB
project.cmp.hdb
27KB
project.map.hdb
27KB
project.pre_map.hdb
21KB
project.rtlv.hdb
21KB
project.map_bb.hdb
11KB
project.(13).cnf.hdb
4KB
project.(2).cnf.hdb
2KB
project.(7).cnf.hdb
1KB
project.(1).cnf.hdb
1KB
project.(0).cnf.hdb
1KB
project.(8).cnf.hdb
1KB
project.(9).cnf.hdb
1KB
project.(3).cnf.hdb
1KB
project.(6).cnf.hdb
1KB
project.(4).cnf.hdb
992B
project.(5).cnf.hdb
907B
project.(12).cnf.hdb
741B
project.(15).cnf.hdb
669B
project.(14).cnf.hdb
641B
project.(17).cnf.hdb
640B
project.(11).cnf.hdb
639B
project.(10).cnf.hdb
591B
project.(16).cnf.hdb
590B
project.root_partition.cmp.hdbx
26KB
project.root_partition.map.hdbx
25KB
project.hier_info
15KB
project.hif
28KB
project.cuda_io_sim_cache.31um_ff_1200mv_0c_fast.hsd
379KB
project.cuda_io_sim_cache.31um_ss_1200mv_85c_slow.hsd
370KB
project.lpc.html
5KB
PLL_waveforms.html
597B
PLL_wave0.jpg
194KB
project.root_partition.map.kpt
74KB
project.map.kpt
74KB
project.cmp_merge.kpt
344B
project.root_partition.cmp.kpt
341B
project.cmp.kpt
338B
project.cmp.logdb
19KB
project.map_bb.logdb
4B
共 165 条
1
2
评论
收藏
内容反馈
立即下载
评论0
去评论
最新资源
基于python编写的Keras深度学习框架开发,利用卷积神经网络CNN,快速识别图片并进行分类
最全空间计量实证方法(空间杜宾模型和检验以及结果解释文档).txt
5uonly.apk
蓝桥杯Python组的历年真题
2023-04-06-项目笔记 - 第一百十九阶段 - 4.4.2.117全局变量的作用域-117 -2024.04.30
2023-04-06-项目笔记 - 第一百十九阶段 - 4.4.2.117全局变量的作用域-117 -2024.04.30
前端开发技术实验报告:内含4四实验&实验报告
Highlight Plus v20.0.1
林周瑜-论文.docx
基于MIC+NE555光敏电阻的声光控电路Multisim仿真原理图
JerryWen1126
粉丝: 34
资源:
4
私信
上传资源 快速赚钱
前往需求广场,查看用户热搜
相关推荐
Clock.zip
android 源码学习
Clock.zip钟表
这是一个钟表的源代码
安卓源码Clock.zip
安卓源码Clock.zip
digital clock.zip
自己设计的电子时钟定义一个结构体类型 sTime 用来封装日期时间的各个元素,又用该结构体定义了一个时间缓冲区变量 bufTime 来暂存从 DS1302 读出的时间和设置时间时的设定值。需要注意的是在其它文件中要使用这个...
vc\cstatic_digital_clock.zip
vc\cstatic_digital_clock.zip
数字时钟小工具 Digital Clock 4.7.9.zip
Digital Clock 中文版是一种轻量级的桌面增强实用程序,专门用于帮助您在屏幕上放置数字时钟。这个不引人注目的工具在系统托盘中安静地运行,直到需要显示一些配置设置时才需要调用。 开源免费数字时钟小工具 ...
5星 · 资源好评率100%
digital_clock.zip
1.能显示小时、分钟、秒钟 2.能调整小时、分钟的时间 3.任意闹钟; 4.小时为12/24进制可切换 5.报正点数
digital_clock.zip_数字时钟
FPGA数字时钟,基于verilogHDL
好例子网_Clock.zip
可以画出圆盘的例子,可以画出时钟的例子
Clock Operation.zip.zip
Clock Operation.zip.zip
Clock Operation.zip
Clock Operation
时钟 Clock.zip
C++实验:打开后显示日历和当前时间,精确到秒
99s Clock_clock_zip_
digital clock hex file
clock.zip_BASYS3_FPGA verilog_digital clock
把Basys3内置1M HZ clock转化为1Hzclock并在ssd上显示
Digital_Clock.zip_along6hz_verilog clock_xlconcat_数字钟verilog_数字钟
数字钟示范例程,vivado2017.02,verilog
5星 · 资源好评率100%
Logic-Clock.zip_Only
this is complete diagram for digital clock usin only logic ics.
num_clock.zip_DE0 digital clock_DE0 数字钟_verilog clock_数字钟 verilo
基于DE0实验板开发的verilog数字钟程序。实现了12/24小时制切换;闹钟;整点报时等功能。
FPGA-verilog-digital-clock.zip_verilog_verilog FPGA_verilog数字时钟_
FPGAverilog数字时钟,基于quartal ii 下的数字时钟电路程序
Clock_and_Calendars.zip
简易风格时钟,大小刻度,时针、分针、秒针,数字以及QLCDNumber。
MSP430F5438_Clock.zip_MSP430F5438
MSP430F5438的时钟配置,适合初学者
CHKen_Tray_Clock.zip
标签:Chken Tray Clock KClock任务栏时间增强工具 软件简介 chken出品,绿色... 任务栏上的系统工具
Clock-Wipe.zip_wipe
1. 首先把兩張圖讀進來,求出高與寬和設定time的最大值 2. 利用atan()這個數學函式算出角度,以圖的中心為基準width/2和height/2 把x,y帶入atan(-(y-height/2)/(x-width/2))*180/PI - 當求出的角度<隨著時間比例變的角度,則將新的圖覆蓋到舊的圖 - 反之,用舊的圖覆蓋舊的圖 3. 但是,這會產生一個問題,因為斜率一樣,且atan
T-Clock_2.4.4.zip
自定义状态栏时间
Digital Clock 桌面数字时钟v4.7.9 最终版.zip
Digital Clock 桌面数字时钟v4.7.9 最终版.zip含下载地址可存云盘
5星 · 资源好评率100%
Digital Clock Using Jquery.zip
JavaScript
JS实现的LED数字时钟特效源码.zip
JS实现的LED数字时钟特效源码.zip
Digital_C.zip_DIGITAL CLOCK VHDL_expressqgq_verilog数字钟_数字钟verilo
用Verilog写一个多功能数字钟,实现整点报时,切换,年月日周时分秒等的显示。
shuzishizhong.zip_DIGITAL CLOCK VHDL
FPGA代码,数字时钟,可调小时,分钟,秒钟,调节时闪烁
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功
评论0
最新资源