没有合适的资源？快使用搜索试试~
我知道了~
文库首页
安全技术
网络攻防
uart_FPGAverilog_串口_mostlyzlg_verilog_源码
uart_FPGAverilog_串口_mostlyzlg_verilog_源码
共4个文件
v：4个
1.该资源内容由用户上传，如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款（资源遇到问题，请及时私信上传者）
版权申诉
FPGAverilog
串口
verilog
0 下载量
108 浏览量
2021-10-04
00:50:23
上传
评论
收藏
3KB
ZIP
举报
温馨提示
限时特惠：¥9.90
19.90
Verilog串口代码，包括收发波特率产生。
资源推荐
资源详情
资源评论
uart串口通信verilog源码
浏览：76
uart串口通信verilog源码，包含测试程序，包括cpu收发数据的模拟，可用modelsim，ncsim等软件编译运行
uart源码－verilog
浏览：23
4星 · 用户满意度95%
支持uart协议RS232/422/485；verilog语言设计；支持任意比特率；滤除毛刺，时钟误差兼容理论值2.7％
uart串口verilog源码及详细设计
浏览：121
包含了原码和tb测试文件，代码注释详细。配合博客https://blog.csdn.net/qq_42334072/article/details/105862599食用更佳
串口 uart verilog FPGA
浏览：12
串口 uart verilog FPGA可直接使用
04_uart_test_FPGAverilog_串口_源码
浏览：30
利用开发板实现每秒上传一串字符，若向发开板发送字符，则返回相同的字符。
UART_串口_FPGA串口通信_verilog串口通信_FPGA串口_源码.zip
浏览：96
UART_串口_FPGA串口通信_verilog串口通信_FPGA串口_源码.zip
UART_232 串口VERILOG 代码，包括UART_baudrate UART_rx UART_tx 三个逻辑模块QUA
浏览：175
UART_232 串口VERILOG 代码，包括UART_baudrate UART_rx UART_tx 三个逻辑模块QUARTUS 18.0工程源码
uart.rar_fpga uart verilog_uart_源码
浏览：147
5星 · 资源好评率100%
uart串口收发模块,，主要包括了2个单独模块：收和发的verilog源码
uart.rar_UART verilog模型_UART发送_uart 模型_uart串口
浏览：171
5星 · 资源好评率100%
该源码包是uart串口协议的verilog语言模型，主要包括了3个部分：波特率产生模块，uart接收模块，uart发送模块。
uart_uart串口_源码
浏览：192
支持8bit ，校验 1/2/1.5停止位
uart verilog源码与testbench
浏览：142
3星 · 编辑精心推荐
简单的uart verilog源码，没有奇偶校验位，1bit停止位，8bit数据位，MSB先。实际测试通过。可在此基础上修改自己需要的uart源码
uart_z_简易串口verilog代码_源码
浏览：111
简易串口发送和接收verilog HDL代码，波特率为9600bps
uart.rar_串口 verilog
浏览：33
本项目提供两个模块的RX和TX，他们可用于FPGA和UART接口
fpga_FPGAverilog_FPGA英文_verilog_源码.rar
浏览：90
fpga_FPGAverilog_FPGA英文_verilog_源码.rar
uart_1203_4.rar_4 add verilog_fpga fifo uart_uart fifo_中断 Veri
浏览：99
5星 · 资源好评率100%
MUC+fpga 串口扩展，已调试通过，4路串口共用中断，收发fifo，波特率可调，其他的可以自己添加，网上类似资料极少，极具参考价值！只提供verilog源码！
code_uart_verilog_beltv3l_
浏览：118
uart串口通信verilog源码
project_UART_without LED_busnzi_基于Verilog的UART仿真_源码
浏览：14
异步串口（UART）收发器是一种通用串行数据总线，用于异步通信。UART 会将接收到的并行数据转换成串行数据来传输，仅需要 RT，TX 线即可实现异步数据传输。
9_uart_loopback_top.rar
浏览：179
Verilog/FPGA串口详细带注释源码工程，收发回环模块亲测可用。非常适合初学者学习使用，资源来自正点原子，感谢他们的辛苦分享。
基于cycloen4e FPGA 设计UART串口收发与双端口DPRAM读写实验Verilog例程源码quartus工程文件
浏览：21
5星 · 资源好评率100%
基于cycloen4e FPGA 设计UART串口收发与双端口DPRAM读写实验Verilog例程源码quartus工程文件 module UART_DPRAM( Clk, //50M时钟输入 Rst_n, //系统复位 Key_in, //按键输入 Rs232_Rx, //RS232数据输入 ...
04_uart_test_cycloneIVuart_FPGAverilog_feathers5a9_黑金_源码.zip
浏览：59
04_uart_test_cycloneIVuart_FPGAverilog_feathers5a9_黑金_源码.zip
0_10_uart_rx_串口接收_fightingdvd_FPGAverilog_uartrx_
浏览：151
在FPGA板卡上面，实现串口的发送功能，带仿真需要自行修改一下工程配置
04_uart_test_cycloneIVuart_FPGAverilog_feathers5a9_黑金_源码.rar
浏览：18
04_uart_test_cycloneIVuart_FPGAverilog_feathers5a9_黑金_源码.rar
uart_FPGAverilog_steelqqn_uart与串口助手_串口调试_
浏览：159
PC机上开串口调试助手，发送一个字符(波特率9600，数据位8位，停止位1位)到开发板（中间通过串口线相连，FPGA收到字符后，回发给PC机上，在串口助手上显示)
test_uart.zip_fpga uart_fpga 串口_uart_uart fpga_uart verilog
浏览：47
该资料包含用FPGA（EP4CE22F17型号）编写的UART通信程序，最重要的是里面含有串口波特率可调，包括一些常见的波特率。
XILINX FPGA SPARTAN6 UART串口通信实验 VERILOG逻辑例程源码 ISE14.7工程文件.rar
浏览：67
5星 · 资源好评率100%
XILINX FPGA SPARTAN6 UART串口通信实验 VERILOG逻辑例程源码 ISE14.7工程文件 module uart_test(clk50, rx, tx, reset); input clk50; input reset; input rx; output tx; wire clk; //clock for 9600 uart port ...
基于EP4CE10 FPGA+AD9226数据采集UART串口输出nios2软核实验VERILOG源码quartus工程文件
浏览：32
5星 · 资源好评率100%
基于EP4CE10 FPGA+AD9226数据采集UART串口输出nios2软核实验VERILOG源码quartus工程文件，可供学习设计参考。 module adc_sample ( input wire clk, // clk.clk input [2:0] key_in, // key_in input wire uart_...
UART串口波特率115200与PC通信 cyclone2 FPGA实验Verilog源码Quartus9.0工程文件.rar
浏览：8
5星 · 资源好评率100%
UART串口波特率115200与PC通信 cyclone2 FPGA实验Verilog源码Quartus9.0工程文件: module UART ( //Input ports SYSCLK, RST_B, UART_RX, //Output ports UART_TX, LED_DATA, LED_SEL ); //==========...
FPGA设计uart串口接收数据并控制蜂鸣器发出不频率声音实验Verilog源码Quartus工程文件.zip
浏览：150
5星 · 资源好评率100%
FPGA设计uart串口接收数据并控制蜂鸣器发出不频率声音实验Verilog源码Quartus工程文件，串口外设实验，利用电脑串口调试工具发送0~9这10个数字到开发板，然后开发板根据这10个不同的数字来操控蜂鸣器发出不同的音调...
Uart异步串口通信verilog源码
浏览：132
Uart异步串口通信verilog源码
收起资源包目录
uart.zip
（4个子文件）
uart_rx.v
3KB
uart_tx.v
2KB
uart_top.v
2KB
uart_baud_gen.v
603B
共 4 条
1
评论
收藏
内容反馈
1.该资源内容由用户上传，如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款（资源遇到问题，请及时私信上传者）
版权申诉
限时特惠：¥9.90
19.90
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
西西nayss
粉丝: 72
资源:
4754
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
夏总-2405232148.awb
交易流水证明_用于材料证明_20240524_041517.zip
C#操作redis，增删改查
教育水平.csv
49b94fa4e469455fb961a93699667e01.mp4
JLink-Windows-V796g-x86-64
sdk-tool sdk-tool
15_notepad_share_encrypt.hdoc..bin
HR.ino.uf2
维护.url
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
