example4_UVm框架_自动化测试Verilog_
版权申诉
58 浏览量
2021-09-29
12:52:59
上传
评论
收藏 71KB ZIP 举报
example4.zip （15个子文件） 
my_env.sv 688B my_driver.sv 1KB my_test.sv 682B my_scoreboard.sv 2KB sim.do 374B my_tb_top.sv 564B my_config.sv 2B my_pkg.sv 269B crc7.v 412B my_sequencer.sv 813B run.bat 15B my_if.sv 115B
UVM框架.docx 80KB my_agent.sv 1KB my_monitor.sv 2KB资源评论
