没有合适的资源?快使用搜索试试~
我知道了~
文库首页
安全技术
网络攻防
uart.rar_uart_uart同时收发_verilog的uart串口收发_串口_串口收发
uart.rar_uart_uart同时收发_verilog的uart串口收发_串口_串口收发
共10个文件
v:6个
bak:4个
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
uart
串口
串口收发
0 下载量
83 浏览量
2022-09-21
00:25:19
上传
评论
收藏
7KB
RAR
举报
温馨提示
五一特惠:¥9.90
19.90
实现串口的收发,可以稳定的运行,经过测试,可以完全应用于项目中。
资源推荐
资源详情
资源评论
uart.rar_uart verilog_verilog uart收发_verilog按键串口
浏览:128
5星 · 资源好评率100%
verilog实现的按键控制的串口简单收发通信
UART.rar_Verilog HDL串口通信_uart_uart verilog_串口 verilog
浏览:46
5星 · 资源好评率100%
使用verilog实现串口通信功能,modesim仿真成功
UART.rar_uart verilog code_uart接收 verilog_verilog串口接收_verilog串口模
浏览:17
一个通用串口的verilog源程序,包含发送和接收模块
UART.rar_uart_uart verilog程序_uart_verilog_verilog Uart
浏览:157
简易UART程序 verilog 描述
UART.rar_uart verilog_uart_verilog_verilog Uart_异步串行
浏览:70
UART_verilog,自己设计的异步串行收发。包括测试文件。
uart.rar_uart verilog_串行
浏览:101
实现与电脑端串行数据发送与接收,波特率为9600
uart串口收发模块
浏览:175
简化的uart收发模块,可以带缓冲区,并附有例化实例
uart.rar_verilog uart接收
浏览:117
UART模块的verilog代码,经过测试,能够实现正常的接收和发送功能。
verilog 程序实现uart收发
浏览:153
4星 · 用户满意度95%
串口收发 功能, 用verilog 语言写的,实用fifo作为缓存
uart.rar_串口 verilog
浏览:3
本项目提供两个模块的RX和TX,他们可用于FPGA和UART接口
UART.rar_rcvr_uart verilog_uart.v_verilog Uart
浏览:87
利用Verilog实现一个UART接口,包含三个源文件rcvr.v\txmit.v\uart.v
UART.rar_ verilog uart_Verilog uart_uart verilog_verilog Ua
浏览:102
verilog设计的UART事例,适合于初学者
uart.rar_FPGA verilog_FPGA串口收发_fpga 串口_uart串口_串口通信 RS232
浏览:32
此上传文件实现的功能就是FPGA里实现从PC接收数据,然后把接收到的数据发回去。 使用的是串口UART协议进行收发数据。
uart.rar_uart_uart verilog_verilog uart_verilog Uart
浏览:162
Verilog,实现Uart的收、发功能
uart.rar_uart verilog_状态机
浏览:120
用verilog实现UART串口收发。状态机形式实现,波特率可调
UART.rar_uart_uart verilog_verilog
浏览:21
verilog实现的uart程序。 手动配置波特率
uart.rar_uart verilog_测试程序
浏览:162
verilog 语言,uart 测试程序,通过串口能够测试开发板上uart芯片的好坏
uart.rar_uart_uart verilog_verilog Uart
浏览:86
基于Verilog HDL设计的UART
uart.rar_uart verilog_verilog Uart
浏览:77
Uart port 是一段不错的,完全可综合的verilog源码
uart.rar_UART verilog_uart in verilog_uart verilog_verilog DD
浏览:135
4星 · 用户满意度95%
verilog写的与电脑通信的uart,我实验过了,一切都很好,工作很好
uart.rar_verilog 串口_verilog串口_串口通信
浏览:109
用verilog写的程序实现串口通信,用verilog写的程序实现串口通信,用verilog写的程序实现串口通信,用verilog写的程序实现串口通信,
UART.rar_UART HDL_VERILOG HDL UART_uart verilog_uart_verilog
浏览:144
Verilog HDL写的实现UART收发程序
uart.rar_Verilog uart_uart verilog_verilog Uart_中断 uart
浏览:13
5星 · 资源好评率100%
UART verilog 代码, 内置CPU接口方式,支持2线制和流控4线制。支持轮训和中断方式。
uart_verilog.rar_uart verilog_uart verilog_uart_verilog_uart的ve
浏览:134
uart串行口,用Verilog编写的.供大家参考
_uart_test2.rar_uart verilog
浏览:26
data transmitted from FPGA to PC using COM PORT version 2
uart.rar_altera uart_uart altera_uart verilog altera_uart xilinx
浏览:45
Code VHDL/Verilog for UART FPGA: Xilinx, Altera...
uart.rar_fpga uart verilog_uart_源码
浏览:17
5星 · 资源好评率100%
uart串口收发模块,,主要包括了2个单独模块:收和发的verilog源码
uart.rar_fpga uart verilog_uart model
浏览:146
the uart model is used to design the synthies and beherival model in verilog fpga
收起资源包目录
uart.rar
(10个子文件)
rtl
uartrx.v.bak
3KB
uarttx.v
4KB
clkdiv.v.bak
644B
testdata.v.bak
908B
testdata.v
2KB
uart_test.v.bak
341B
uartrx.v
4KB
clkdiv.v
826B
uart_test.v
2KB
uartctrl.v
5KB
共 10 条
1
评论
收藏
内容反馈
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
五一特惠:¥9.90
19.90
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
小贝德罗
粉丝: 67
资源:
1万+
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
爬虫python入门.txt
爬虫python入门.txt
基于人工智能(遗传算法 + 贪心 max-rect 算法) 的矩形拼接算法
贪心算法求地图最短路径.zip
算法是程序的灵魂,deep-learn项目是对数据结构和算法知识体系的代码实现.zip
记录了贪心,动态规划等算法基本思想与设计.zip
基于菲阿里基本模型,以及MACD RSI BooL 等技术指标 构建一套基于贪心算法策略的智能投顾模型.zip
oj算法代码-贪心算法.zip
基于yolov8行人检测源码+模型.zip
公开整理-地级市-绿色专利申请、授权数据集(2000-2022年).xlsx
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功