没有合适的资源?快使用搜索试试~
我知道了~
文库首页
安全技术
网络攻防
UART.rar_uart verilog_verilog Uart
UART.rar_uart verilog_verilog Uart
共4个文件
v:4个
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
0 下载量
112 浏览量
2022-09-21
20:33:08
上传
评论
收藏
2KB
RAR
举报
温馨提示
限时特惠:¥9.90
19.90
uart 的verilog源码,希望对大家有用!
资源推荐
资源详情
资源评论
uart.rar_uart verilog_verilog uart收发_verilog按键串口
浏览:30
5星 · 资源好评率100%
verilog实现的按键控制的串口简单收发通信
uart.rar_uart verilog_verilog Uart
浏览:100
实现简单的UART功能,在QUARTUS4.0下编译通过,采用VERILOG HDL编写.
UART.rar_uart verilog_uart_verilog_verilog Uart_异步串行
浏览:109
UART_verilog,自己设计的异步串行收发。包括测试文件。
uart_verilog.rar_uart verilog_uart verilog_uart_verilog_uart的ve
浏览:102
uart串行口,用Verilog编写的.供大家参考
UART.rar_rcvr_uart verilog_uart.v_verilog Uart
浏览:178
利用Verilog实现一个UART接口,包含三个源文件rcvr.v\txmit.v\uart.v
uart.rar_uart_uart verilog_verilog Uart
浏览:136
基于Verilog HDL设计的UART
UART.rar_uart_uart verilog_verilog
浏览:46
verilog实现的uart程序。 手动配置波特率
UART.rar_uart verilog
浏览:158
verilog版UART,非常实用,设计中可以直接实用,不能自己写代码
verilog uart模块
浏览:125
verilog 写uart模块,例化时可以配置模块时钟与波特率时钟,内部集成了晶振--波特率计数器偏差校正部分(通过最小边沿校正),校正范围-10%~10%,接收部分使用7点采样。 例化示例: uart #( .freq_clk(24), .freq_...
UART.rar_uart_uart verilog程序_uart_verilog_verilog Uart
浏览:136
简易UART程序 verilog 描述
UART.rar_ verilog uart_Verilog uart_uart verilog_verilog Ua
浏览:114
verilog设计的UART事例,适合于初学者
uart.rar_uart_uart verilog_verilog uart_verilog Uart
浏览:57
Verilog,实现Uart的收、发功能
UART.rar_uart_verilog
浏览:178
串口收发模块代码,实现8bit数据转串口逻辑以及将串口 接收到的数据转成8bit并行数据,波特率可调,实际工程使用。
UART.rar_verilog Uart
浏览:166
verilog 串口模块,高度集成,下载下就能用
UART.rar_ua_uart verilog_verilog Uart
浏览:151
利用Verilog实现UART收发数据功能
uart.rar_DE2 UART_UART VHDL_uart verilog_verilog Uart
浏览:164
verilog VHDL实现的DE2 uart
uart.rar_UART verilog_uart in verilog_uart verilog_verilog DD
浏览:198
4星 · 用户满意度95%
verilog写的与电脑通信的uart,我实验过了,一切都很好,工作很好
uart.rar_Verilog uart_uart verilog_verilog Uart_中断 uart
浏览:106
5星 · 资源好评率100%
UART verilog 代码, 内置CPU接口方式,支持2线制和流控4线制。支持轮训和中断方式。
UART.rar_UART HDL_VERILOG HDL UART_uart verilog_uart_verilog
浏览:168
Verilog HDL写的实现UART收发程序
Uart.rar_in_uart_uart verilog_uart verilog code
浏览:140
UART source code in verilog
uart.rar_altera uart_uart altera_uart verilog altera_uart xilinx
浏览:107
Code VHDL/Verilog for UART FPGA: Xilinx, Altera...
UART.rar_verilog Uart_verilog uart接收
浏览:186
UART --串口发送与接收verilog代码,适用于QUATUS II 开发环境下,适合verilog入门的学员
UART.zip_uart verilog_verilog Uart
浏览:36
5星 · 资源好评率100%
verilog实现UART,分模块实现,希望对大家有所帮助
UART.zip_uart_verilog Uart
浏览:130
一个verlog uart程序,包括波特率、接收和发送处理模块。
Uart.rar_UART MSP430F149
浏览:195
基于MSP430F149单片机UART驱动程序
uart.rar_RS422 uart verilog_UART发送_uart verilog_uart 接收_verilog
浏览:193
5星 · 资源好评率100%
verilog编写的uart发送和接收的源代码。简单易懂。
收起资源包目录
UART.rar
(4个子文件)
uarttx.v
2KB
uartrx.v
2KB
clkdiv.v
389B
testuart.v
352B
共 4 条
1
评论
收藏
内容反馈
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
限时特惠:¥9.90
19.90
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
周楷雯
粉丝: 80
资源:
1万+
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
爬取Gitee码云所有提交信息
GFS安装部署 内含安装部署脚本
基于ssm(spring+springmvc+mybatis)的实验室预约系统
springboot的redis方法Utils类文件,含redis增删查方法,设置过期时间等
RibbonIcon.dll
【Springboot】Springboot基础教程及开发案例及解析
无人机视角图像双光对齐算法
【Redis基础教程及开发案例及解析】Redis基础教程及开发案例及解析
基于opencv的人脸识别考勤系统python源码+数据(高分优质毕业设计).zip
paginationjs分页器案例
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功