高级VHDL设计
• 可靠设计与高速设计
• 学时分配：6
1
电子科技大学
进度
• 1.绪论 。
• 2.设计流程 。
• 3.模块化硬件与进程模型 。
• 4.信号传输模型 。
• 5.核心语法与基础电路设计 。
• 6.状态机设计 。
• 8. 可编程逻辑器件。
• 7.可靠设计与高速设计 。
• 9.数字信号处理的fpga实现。
• 10.数字系统的RTL设计。
2
电子科技大学
声明
• 本部分内容是数字电子系统的芯片级设计中要
遇到的特殊问题，虽不是考试重点，但却是实
际设计中的关键注意事项。
• 精选自一部分出版书籍、网络资料以及个人的
一些设计经验，仅仅是众多设计原则和设计技
巧中的沧海一粟，并且错误在所难免。
• 艺无止境，讲授本部分的目的仅仅是带领入门
，修行仍靠自身。要熟练使用这些技巧，并且
有进一步的提高，必须经过大量的项目实践去
积累。
3
电子科技大学
OUTLINE
• 正确设计
• 同步设计
• 异步设计
• 高速设计的其他手段
增加设计稳定性和工作速
率的方法掺杂在这几部分
内容中，不根据本部分的
题目做硬性的划分。
4
电子科技大学
OUTLINE
• 正确设计
• 同步设计
• 异步设计
• 高速设计的其他手段
•VHDL结构体描述风
格
•rtl风格注意事项
•敏感信号的问题
•条件判断语句的注意
事项
•多驱动与总线复用
•毛刺的消除
5
电子科技大学
