verilogHDL语言实现的uart模块，内部包含波特率生成、uart收、uart发三个子模块，支持配置常规波特率、数据位、结束位和校验位，输入工作时钟125M，时钟不一样时需要修改波特率生成的代码
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
