VerilogProjects:所有使用Verilog HDL的项目
需积分: 50 87 浏览量
2021-03-14
05:38:52
上传
评论
收藏 106KB ZIP 举报
VerilogProjects:所有使用Verilog HDL的项目 （105个子文件） 
final_main.cpp 39KB ps2_core.cpp 7KB adsr_core.cpp 4KB vga_core.cpp 4KB uart_core.cpp 3KB gpio_cores.cpp 3KB i2c_core.cpp 3KB ddfs_core.cpp 2KB sseg_core.cpp 2KB spi_core.cpp 2KB chu_init.cpp 2KB timer_core.cpp 2KB xadc_core.cpp 969B vga_core.h 6KB gpio_cores.h 6KB uart_core.h 4KB i2c_core.h 4KB adsr_core.h 4KB chu_init.h 3KB spi_core.h 3KB ps2_core.h 3KB ddfs_core.h 3KB sseg_core.h 2KB chu_io_rw.h 2KB timer_core.h 2KB chu_io_map.h 2KB xadc_core.h 2KB README.md 2KB xadc_fpro.sv 8KB i2c_master.sv 8KB mmio_sys_sampler.sv 7KB video_sys_daisy.sv 7KB vga_sync.sv 4KB bram_fifo_fpro.sv 4KB spi.sv 4KB mcs_top_complete.sv 4KB ghost_src.sv 4KB adsr.sv 4KB ps2tx.sv 4KB chu_xadc_core.sv 4KB chu_mmio_controller.sv 3KB osd_src.sv 3KB chu_io_pwm_core.sv 3KB ps2rx.sv 3KB uart_tx.sv 3KB fifo_ctrl.sv 2KB block2_src.sv 2KB block_src.sv 2KB chu_adsr_core.sv 2KB uart_rx.sv 2KB debounce_fsm.sv 2KB sin_rom.sv 2KB chu_ddfs_core.sv 2KB chu_vga_dummy_core.sv 2KB chu_vga_sprite_ghost_core.sv 2KB bar_src.sv 2KB block2_core.sv 2KB block_core.sv 2KB line_buffer.sv 2KB chu_vga_osd_core.sv 2KB chu_vga_sprite_mouse_core.sv 2KB ddfs.sv 2KB chu_spi_core.sv 2KB chu_timer.sv 2KB mouse_src.sv 2KB led_mux8.sv 2KB frame_counter.sv 2KB chu_video_controller.sv 1KB chu_mcs_bridge.sv 1KB chu_uart.sv 1KB frame_src.sv 1KB ram320K.sv 1KB uart.sv 1KB chu_frame_buffer_core.sv 1KB chu_vga_sync_core.sv 1KB chu_led_mux_core.sv 1KB chu_debounce_core.sv 1KB chu_ps2_core.sv 986B chu_i2c_core.sv 983B ps2_top.sv 933B chu_vga_bar_core.sv 864B chu_rgb2gray_core .sv 847B chu_gpo.sv 830B fifo.sv 815B ds_1bit_dac.sv 808B rgb2gray.sv 793B ghost_ram.sv 792B moue_ram.sv 786B sync_rw_port_ram.sv 742B block2_ram.sv 740B block_ram.sv 738B chu_gpi.sv 643B reg_file.sv 628B baud_gen.sv 549B font_rom.sv 544B debounce_counter.sv 519B frame_palette.sv 484B chu_io_map.svh 987B temp 5B temp 5B共 105 条
- 1
- 2
资源评论
