VHDL_soft_processor

TE2002B挑战 学期：2021年2月至6月（前5周）校园：ITESM – Qro校园。 专业人士：Rick L. Swenson和JesúsCienfuegos 挑战 在DE10-Lite FPGA板上实现功能齐全的嵌入式RISC软处理器 客观的 在这一挑战中，您将与您的团队一起根据到目前为止所掌握的知识松散地设计一个单周期微处理器。 指示 您将设计一个执行16条不同指令的微处理器。 每条指令长21位，由以下五个字段组成：一个4位操作码，两个3位字段rs和rt表示操作数寄存器，一个3位字段rd表示目的寄存器和一个8位立即数场地。 请注意，尽管所有指令共享相同的布局，但大多数指令并未使用所有可用字段。 操作码 rs rt rd 模棱两可的 4 3 3 3 8 处理器将执行的指令如下： add rs rt rd ：（操作码= 0）将rs和rt字段表示的两个寄存器的内容