#SDR DDC 接收器构建在 Nexys 2 FPGA 板上 这个项目是软件定义无线电。 它建立在具有 Spartan 3e500 版本的 FPGA 板 Nexys 2 上。 ADC 是 16 位和 80MHz 时钟 ADS5483。 特征: ADS5483 ADC 16 位 80MHz 真正的直接下变频 (DDC) 接收器 带有 0.1 Hz NCO 的 Cordic 混音器 CIC抽取 无飞行情报区 USB发射器到PC 0-40 MHz 带宽 在 PC 端,我使用了
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~