Unnamed-Simulator:看起来很奇怪的CPU是什么？

未命名的CPU模拟器 这里存储了不同的CPU设计及其设计说明。 使用不同的硬件描述语言，Verilog，System C和System Verilog进行实验； 使用不同的硬件设计技术，数据转发，自动验证等进行实验。 微架构 architecture03是用System Verilog编写的四级流水线RISC-V RV32I CPU，具有数据转发功能，以最大程度地减少停顿。 和4KiB Direct-Mapped Cache。 有关详细，请参见 。 [已完成]数据转发 [已完成]带延迟的内存模块 [已完成]自动断言测试用例检查 [已完成] 4KiB直接映射的缓存-32字节块大小 [已完成]数据转发特殊情况-加载后读取 [已暂停]为测试自动化创建Tcl（do）脚本 [TODO]分支+预测变量 [TODO]更多测试组装程序 [TODO]双核 architecture02是用SystemC编