STM32G0英文参考手册_stm32g0b1rct6参考手册资源-CSDN文库

5星 · 超过95%的资源需积分: 5 51 浏览量 2022-06-13 19:39:44 上传评论收藏 16.63MB PDF 举报

"STM32G0英文参考手册" 本参考手册是STM32G0x1高级Arm®-based 32位微控制器的详细手册，提供了软件开发和应用所需的信息。它涵盖了STM32G0x1微控制器的所有功能集。 STM32G0x1微控制器基于Arm® Cortex®-M0+核心， Cortex®-M0+核心是 Arm® Cortex®-M系列微控制器的成员之一。该核心具有高性能、低功耗和小尺寸的特点，非常适合需要高性能、低功耗和小尺寸的应用场景。 STM32G0x1微控制器的特点包括： * 高性能：STM32G0x1微控制器基于Arm® Cortex®-M0+核心，具有高性能和低功耗的特点，非常适合需要高性能和低功耗的应用场景。 * 小尺寸：STM32G0x1微控制器具有小尺寸的特点，非常适合需要小尺寸和低功耗的应用场景。 * 低功耗：STM32G0x1微控制器具有低功耗的特点，非常适合需要低功耗和长寿命的应用场景。 STM32G0x1微控制器的应用场景包括： * 工业自动化 * 医疗设备 * 消费电子产品 * 汽车电子产品 * 网络设备本手册提供了STM32G0x1微控制器的详细信息，包括： * 介绍：本章节介绍了STM32G0x1微控制器的概况，包括其特点、应用场景和功能集。 * 文档约定：本章节介绍了文档约定的信息，包括缩略语、符号和格式。 * 词汇表：本章节提供了词汇表，包括常用的缩略语和符号。 * 可用性：本章节提供了STM32G0x1微控制器的可用性信息，包括可用性、ordering信息和机械和电气特性。 Memories and Bus Architecture --------------------------- STM32G0x1微控制器的存储器架构包括： * Flash存储器：STM32G0x1微控制器具有Flash存储器，用于存储程序和数据。 * SRAM存储器：STM32G0x1微控制器具有SRAM存储器，用于存储数据和程序。 * peripherals：STM32G0x1微控制器具有大量的外围设备，包括UART、SPI、I2C、I2S、USB、CAN等。 Bus架构包括： * AHB bus：STM32G0x1微控制器的AHB bus是高速总线，用于连接高频率的外围设备。 * APB bus：STM32G0x1微控制器的APB bus是低频率总线，用于连接低频率的外围设备。在本手册中，我们还提供了STM32G0x1微控制器的详细信息，包括： * memory organization * Register descriptions * Interrupt and exception handling * Clock and reset management * Power management * Peripheral interfaces 本手册提供了STM32G0x1微控制器的详细信息，涵盖了其特点、应用场景、存储器架构、Bus架构、寄存器描述、异常处理、时钟和复位管理、电源管理和外围设备接口等方面的内容。

资源详情

资源评论

资源推荐

November 2020 RM0444 Rev 5 1/1390

RM0444

Reference manual

STM32G0x1 advanced Arm

-based 32-bit MCUs

Introduction

This reference manual complements the datasheets of the STM32G0x1 microcontrollers,

providing information required for application and in particular for software development. It

pertains to the superset of feature sets available on STM32G0x1 microcontrollers.

For feature set, ordering information, and mechanical and electrical characteristics of a

particular STM32G0x1 device, refer to its corresponding datasheet.

For information on the Arm

Cortex

-M0+ core, refer to the Cortex

-M0+ technical

reference manual.

Related documents

• “Cortex

-M0+ Technical Reference Manual”, available from:

http://infocenter.arm.com

• PM0223 programming manual for Cortex

-M0+ core

(a)

• STM32G0x1 datasheets

(a)

• AN2606 application note on booting STM32 MCUs

(a)

a. Available on STMicroelectronics website www.st.com

www.st.com

Contents RM0444

2/1390 RM0444 Rev 5

Contents

1 Documentation conventions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53

1.1 General information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53

1.2 List of abbreviations for registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53

1.3 Glossary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54

1.4 Availability of peripherals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54

2 Memory and bus architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56

2.1 System architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56

2.2 Memory organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58

2.2.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58

2.2.2 Memory map and register boundary addresses . . . . . . . . . . . . . . . . . . 59

2.3 Embedded SRAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

2.4 Flash memory overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65

2.5 Boot configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65

3 Embedded Flash memory (FLASH) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68

3.1 FLASH Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68

3.2 FLASH main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68

3.3 FLASH functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69

3.3.1 FLASH memory organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69

3.3.2 FLASH empty check . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71

3.3.3 FLASH error code correction (ECC) . . . . . . . . . . . . . . . . . . . . . . . . . . . 71

3.3.4 FLASH read access latency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72

3.3.5 FLASH memory acceleration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73

3.3.6 FLASH program and erase operations . . . . . . . . . . . . . . . . . . . . . . . . . 74

3.3.7 FLASH Main memory erase sequences . . . . . . . . . . . . . . . . . . . . . . . . 74

3.3.8 FLASH Main memory programming sequences . . . . . . . . . . . . . . . . . . 76

3.3.9 Read-while-write (RWW) function . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79

3.4 FLASH option bytes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80

3.4.1 FLASH option byte description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80

3.4.2 FLASH option byte programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89

3.5 FLASH memory protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91

3.5.1 FLASH read protection (RDP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91

RM0444 Rev 5 3/1390

RM0444 Contents

3.5.2 FLASH proprietary code readout protection (PCROP) . . . . . . . . . . . . . 94

3.5.3 FLASH write protection (WRP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96

3.5.4 Securable memory area . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97

3.5.5 Disabling core debug access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98

3.5.6 Forcing boot from Flash memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98

3.6 FLASH interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98

3.7 FLASH registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100

3.7.1 FLASH access control register (FLASH_ACR) . . . . . . . . . . . . . . . . . . 100

3.7.2 FLASH key register (FLASH_KEYR) . . . . . . . . . . . . . . . . . . . . . . . . . . 101

3.7.3 FLASH option key register (FLASH_OPTKEYR) . . . . . . . . . . . . . . . . . 101

3.7.4 FLASH status register (FLASH_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . 102

3.7.5 FLASH control register (FLASH_CR) . . . . . . . . . . . . . . . . . . . . . . . . . 104

3.7.6 FLASH ECC register (FLASH_ECCR) . . . . . . . . . . . . . . . . . . . . . . . . 106

3.7.7 FLASH ECC register 2 (FLASH_ECCR2) . . . . . . . . . . . . . . . . . . . . . . 107

3.7.8 FLASH option register (FLASH_OPTR) . . . . . . . . . . . . . . . . . . . . . . . 108

3.7.9 FLASH PCROP area A start address register

(FLASH_PCROP1ASR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110

3.7.10 FLASH PCROP area A end address register

(FLASH_PCROP1AER) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110

3.7.11 FLASH WRP area A address register (FLASH_WRP1AR) . . . . . . . . . 111

3.7.12 FLASH WRP area B address register (FLASH_WRP1BR) . . . . . . . . . 112

3.7.13 FLASH PCROP area B start address register

(FLASH_PCROP1BSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112

3.7.14 FLASH PCROP area B end address register

(FLASH_PCROP1BER) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113

3.7.15 FLASH PCROP2 area A start address register

(FLASH_PCROP2ASR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113

3.7.16 FLASH PCROP2 area A end address register

(FLASH_PCROP2AER) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114

3.7.17 FLASH WRP2 area A address register (FLASH_WRP2AR) . . . . . . . . 114

3.7.18 FLASH WRP2 area B address register (FLASH_WRP2BR) . . . . . . . . 115

3.7.19 FLASH PCROP2 area B start address register

(FLASH_PCROP2BSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115

3.7.20 FLASH PCROP2 area B end address register

(FLASH_PCROP2BER) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116

3.7.21 FLASH security register (FLASH_SECR) . . . . . . . . . . . . . . . . . . . . . . 116

3.7.22 FLASH register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117

4 Power control (PWR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119

Contents RM0444

4/1390 RM0444 Rev 5

4.1 Power supplies . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .119

4.1.1 ADC and DAC reference voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120

4.1.2 Battery backup of RTC domain . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120

4.1.3 Voltage regulator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122

4.1.4 Dynamic voltage scaling management . . . . . . . . . . . . . . . . . . . . . . . . 123

4.2 Power supply supervisor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124

4.2.1 Power-on reset (POR) / power-down reset (PDR) / brown-out reset

(BOR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124

4.2.2 Programmable voltage detector (PVD) . . . . . . . . . . . . . . . . . . . . . . . . 125

4.3 Low-power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126

4.3.1 Run mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131

4.3.2 Low-power run mode (LP run) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131

4.3.3 Low-power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132

4.3.4 Sleep mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133

4.3.5 Low-power sleep mode (LP sleep) . . . . . . . . . . . . . . . . . . . . . . . . . . . 134

4.3.6 Stop 0 mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135

4.3.7 Stop 1 mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138

4.3.8 Standby mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 139

4.3.9 Shutdown mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141

4.3.10 Auto-wakeup from low-power mode . . . . . . . . . . . . . . . . . . . . . . . . . . 142

4.4 PWR registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143

4.4.1 Power control register 1 (PWR_CR1) . . . . . . . . . . . . . . . . . . . . . . . . . 143

4.4.2 Power control register 2 (PWR_CR2) . . . . . . . . . . . . . . . . . . . . . . . . . 144

4.4.3 Power control register 3 (PWR_CR3) . . . . . . . . . . . . . . . . . . . . . . . . . 146

4.4.4 Power control register 4 (PWR_CR4) . . . . . . . . . . . . . . . . . . . . . . . . . 147

4.4.5 Power status register 1 (PWR_SR1) . . . . . . . . . . . . . . . . . . . . . . . . . . 148

4.4.6 Power status register 2 (PWR_SR2) . . . . . . . . . . . . . . . . . . . . . . . . . . 149

4.4.7 Power status clear register (PWR_SCR) . . . . . . . . . . . . . . . . . . . . . . . 151

4.4.8 Power Port A pull-up control register (PWR_PUCRA) . . . . . . . . . . . . . 151

4.4.9 Power Port A pull-down control register (PWR_PDCRA) . . . . . . . . . . 152

4.4.10 Power Port B pull-up control register (PWR_PUCRB) . . . . . . . . . . . . . 152

4.4.11 Power Port B pull-down control register (PWR_PDCRB) . . . . . . . . . . 153

4.4.12 Power Port C pull-up control register (PWR_PUCRC) . . . . . . . . . . . . 153

4.4.13 Power Port C pull-down control register (PWR_PDCRC) . . . . . . . . . . 154

4.4.14 Power Port D pull-up control register (PWR_PUCRD) . . . . . . . . . . . . 154

4.4.15 Power Port D pull-down control register (PWR_PDCRD) . . . . . . . . . . 155

4.4.16 Power Port E pull-up control register (PWR_PUCRE) . . . . . . . . . . . . . 155

RM0444 Rev 5 5/1390

RM0444 Contents

4.4.17 Power Port E pull-down control register (PWR_PDCRE) . . . . . . . . . . 156

4.4.18 Power Port F pull-up control register (PWR_PUCRF) . . . . . . . . . . . . . 156

4.4.19 Power Port F pull-down control register (PWR_PDCRF) . . . . . . . . . . 157

4.4.20 PWR register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158

5 Reset and clock control (RCC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 160

5.1 Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 160

5.1.1 Power reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 160

5.1.2 System reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 160

5.1.3 RTC domain reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162

5.2 Clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 163

5.2.1 HSE clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 167

5.2.2 HSI16 clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 168

5.2.3 HSI48 clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 169

5.2.4 PLL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 169

5.2.5 LSE clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 170

5.2.6 LSI clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 170

5.2.7 System clock (SYSCLK) selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . 171

5.2.8 Clock source frequency versus voltage scaling . . . . . . . . . . . . . . . . . . 171

5.2.9 Clock security system (CSS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 171

5.2.10 Clock security system for LSE clock (LSECSS) . . . . . . . . . . . . . . . . . 172

5.2.11 ADC clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 172

5.2.12 RTC clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 172

5.2.13 Timer clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173

5.2.14 Watchdog clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173

5.2.15 Clock-out capability . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173

5.2.16 Internal/external clock measurement with TIM14/TIM16/TIM17 . . . . . 174

5.2.17 Peripheral clock enable registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 176

5.3 Low-power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 177

5.4 RCC registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 178

5.4.1 Clock control register (RCC_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 178

5.4.2 Internal clock source calibration register (RCC_ICSCR) . . . . . . . . . . . 180

5.4.3 Clock configuration register (RCC_CFGR) . . . . . . . . . . . . . . . . . . . . . 180

5.4.4 PLL configuration register (RCC_PLLCFGR) . . . . . . . . . . . . . . . . . . . 183

5.4.5 RCC clock recovery RC register (RCC_CRRCR) . . . . . . . . . . . . . . . . 186

5.4.6 Clock interrupt enable register (RCC_CIER) . . . . . . . . . . . . . . . . . . . . 186

5.4.7 Clock interrupt flag register (RCC_CIFR) . . . . . . . . . . . . . . . . . . . . . . 187

剩余1389页未读，继续阅读

牛站长

2023-07-24

The manual covers a wide range of topics, including hardware description, peripheral functions, and programming guidelines, making it a comprehensive guide for STM32G0 users.