udp-verilog-ethernet-master.rar

基于Verilog的UDP代码，支持GMII、RGMII、SGMII等接口，FPGA开发支持1G、10G、25G速率。内含多种开发板上的实现例子，如ML605、KC705、VCU108、VCU118、ExaNIC_X10、ExaNIC_X25、HXT100G等等。是FPGA开发UDP以太网的有力支持，十分好用。ML605例子下有基于88E1111的GMII、RGMII、SGMII三种不同接口实现的UDP例子。