硬件设计41之什么是RMII、RGMII
需积分: 29 169 浏览量
2020-11-18
20:03:33
上传
评论
收藏 125KB PDF 举报
硬件设计硬件设计41之什么是之什么是RMII、、RGMII？？
2018年05月07日 21:15:34 jiangyuantao
http://blog.chinaunix.net/uid-20620288-id-3924448.html
1.独立于介质的接口（独立于介质的接口（MII））
独立于介质的接口(MII)用于MAC与外接的PHY互联，支持支持10Mbit/s和和 100Mbit/s数据传输模式。数据传输模式。 MII的信号线如下图所示：
•MII_TX_CLK：：发送数据使用的时钟信号，对于对于10M位位/s的数据传输，此时钟为的数据传输，此时钟为2.5MHz，对于，对于 100M位位/s的数据传输，此的数据传输，此
时钟为时钟为25MHz。。
•MII_RX_CLK：：接收数据使用的时钟信号，对于对于10M位位/s的数据传输，此时钟为的数据传输，此时钟为2.5MHz，对于，对于 100M位位/s的数据传输，此的数据传输，此
时钟为时钟为25MHz。。
•MII_TX_EN：：传输使能信号传输使能信号，此信号必需与数据前导符的起始位同步出现，并在传输完毕前一直保持。
•MII_TXD[3:0]：：发送数据线发送数据线，每次传输每次传输4位数据，数据在位数据，数据在 MII_TX_EN信号有效时有效信号有效时有效。MII_TXD[0]是数据的最低
位，MII_TXD[3]是最高位。当MII_TX_EN信号无效时，PHY忽略传输的数据。
•MII_CRS：：载波侦听信号，仅工作在半双工模式下，由PHY控制，当发送或接收的介质非空闲时，使能此信号。当发送或接收的介质非空闲时，使能此信号。 PHY必
需保证MII_CRS信号在发生冲突的整个时间段内都保持有效，不需要此信号与发送/接收的时钟同步。
•MII_COL：：冲突检测信号，仅工作在半双工模式下，由PHY控制，当检测到介质发生冲突时，使能此信号，当检测到介质发生冲突时，使能此信号，并且在整个冲
突的持续时间内，保持此信号有效。此信号不需要和发送/接收的时钟同步。
•MII_RXD[3:0]：：接收数据线，每次接收每次接收4位数据位数据 ，数据在数据在MII_RX_DV信号有效时有效。信号有效时有效。MII_RXD[0]是数据的最低
位，MII_RXD[3]是最高位。当MII_RX_EN无效，而MII_RX_ER有效时，MII_RXD[3:0]数据值代表特定的信息(请参考表194)。
•MII_RX_DV：：接收数据使能信号接收数据使能信号，由PHY控制，当PHY准备好数据供MAC接收时，使能该信号。此信号必需和帧数据的首
位同步出现，并保持有效直到数据传输完成。在传送最后4位数据后的第一个时钟之前，此信号必需变为无效状态。为了正确
的接收一个帧，有效电平不能滞后于数据线上的SFD位出现。
•MII_RX_ER：：接收出错信号，保持一个或多个时钟周期(MII_RX_CLK)的有效状态，表明MAC在接收过程中检测到错误。具
体错误原因需配合MII_RX_DV的状态及MII_RXD[3:0]的数据值。
2.精简的独立于介质的接口（精简的独立于介质的接口（RMII））
精简的独立于介质接口(RMII)规范减少了以太网通信所需要的引脚数。根据IEEE802.3标准，MII接口需要16个数据和控制信号引脚，而RMII标准则将引脚
数减少到了7个。RMII具有以下特性：
•时钟信号需要提高到50MHz。
•MAC和外部的以太网PHY需要使用同样的时钟源
•使用2位宽度的数据收发
RMII的信号线如下图所示：
MII即Reduced MII，是MII的简化板，连线数量由MII的16根减少为8根。
TXD[1:0]：：数据发送信号线，数据位宽为2，是MII接口的一半；
RXD[1:0]：：数据接收信号线，数据位宽为2，是MII接口的一半；
评论0
最新资源