DDR2高速电路中的信号完整性分析及PCB设计方案.pdf

所需积分/C币:10 2019-07-23 17:12:06 2.09MB .PDF
0
收藏 收藏
举报

随着现代高速电路设计的发展,DDR1因其内存强大的预读取能力成为许多嵌入式系统的选择。然而, DDR2的仿真工作不仅繁琐耗时量大,对EMI的仿真也比较困难,给PCB设计也带来了大量的工作难点。文中针对 DDR2高速电路中存在的信号完整性问题进行了分析,提出了PCB设计要点。并以单个DDR2存储器与控制器间的 PCB设计为例,对如何在减少仿真工作的情况下成功完成一个可用的设计进行了论述。   DDR2内存强大的预读取能力使其成为许多嵌入式系统的选择,然而,由于其具有的高频与快速的上升、下降沿,给PCB设计带来了困难。PCB设计者不仅需要严格遵循通用的高速PCB布线规则,更要对系统
电子电路 邓思维,等:DDR2高速PCB设计和信号完整性分析 Coated Microstrip 1B 路之间的噪声保持在可接收的水平,他们的回路互感 要尽量小;当返回平面是宽平面时,串扰最低,这时容 性耦合与感性耦合相当;当返回平面与信号平面相邻 时,返回路径的阻抗最小,地弹噪声也最小。所以,在 良好的叠层配置基础上,DDR2电路下方电源铜和地 铜应当完整且完全覆盖所有的DDR2电路信号。 (a)外层单端阻抗 2.5增大走线间距 Edge-Coupled Coated Microstrip 1B 当信号沿传输线传播时,信号路径和返回路径之 间将产生电力线,围绕在信号路径和返回路径周围也 有磁力线圈。它们所形成的边缘场会延伸到周围的空 间,距离导线越远的地方,边缘场耦合和串扰就越小, 反之则越大 (b)外层差分阻抗 所以,增加信号路径之间的间距和减小耦合长度 是减小串扰最直观有效的方法。实验证明,把间距从 Offset Stripline 1B1A 1倍线宽增加到3倍,可以使远端串扰减小6%。在 DDR2走线中,在空间允许的情况下,使走线间距为 2~3倍的线宽,尽量减小平行线的耦合长度,就可以 达到减小串扰的效果。 2.6发射 (c)内层单端阻抗 信号无论在何处遇到阻抗突变就会发生发射,传 输信号会失真,这是单一网络信号质量问题的主要根 Edge-Coupled Offset Stripline 1B1A 源。振铃是由源端和远端的阻抗突变、两端之间不断 往复多次反射引起的。所以,如果至少在一端消除反 射,就可以减小振铃。本例中用到的方法是在重要位 置上放置一个或多个电阻,将电阻串联在控制器端称 为源端串联端接。在重要信号上串联电阻,这些电阻 (d)内层差分阻抗 在印制板上均要靠近控制器放置。源端串联端接是点 图6阻抗计算示意图 对点互连常用端接方式,端接电阻与控制器内阻之和 应等于传输线的特性阻抗。 本例中的信号线线宽为5mil,使用FR4板材,通 过软件计算是可以达到阻抗要求的,所以与印制板厂3结束语 家沟通即可实现阻抗匹配。 对于涉及信号完整性问题的工程师而言,仿真实 2.3串扰 验必不可少,但好的实践经验使设计周期和反复性大 串扰是最常见的信号完整性问题之一,它存在于幅减小。因此,一个高速印制板设计,需要同时建立在 任何一对信号网络之间,且不可能被消除,只能减小。灵活的经验运用和精确的仿真模型基础上 减小申扰的方法很多,但采取减小串扰的措施总会增参考文献 加系统费用,因此,能够选用合适的方法使设计在容许參考文献 的串扰范围内是至关重要的。 [1]王芳.提高印制电路板的抗干扰能力及电磁兼容的措施 2.4控制回流路径 [J].信息技术,2009(7):174-177,180 [2]聂琼钱敏,丁杰PCB的电磁兼容设计[J]印制电路信 在DDR2电路中,控制回流路径可以通过PCB的 息,2010(12):9-12 叠层设计来完成每一个信号布线层都要有一个相邻[3]高进,韩军杰基于EDA软件的PCB电磁兼容分析门 的完整的地平面来提供最短的返回路径。 电子产品可靠性与环境试验,2008,26(1):8-12 申扰与两个或多个信号及其返冋路径之间的容性[4]俞海珍,冯浩电磁兼容技术及其在PCB设计中的应用 耦合和感性耦合有关,当返回路径不是均匀平面时,增 [J].计算机工程与科学,2004,26(4)80-81,105 加的感性耦合比容性耦合高很多,而要使一对信号回 (下转第138页) www.dianzikeji.org 万方数据 子·电路 杨帅,等:基于 x Works的 Compact PCI总线中断机制研究 E lers Tora COKI VI F:i+ Edrt Settm cetral 31sdow help 6结束语 文中从X86架构PC机硬件和 Vx Works软件相结 合的角度分析了基于 Compact PCI总线的中断处理机 制,给出了Ⅴ x Works下中断处理程序的编程要点,且通 过实验部分验证了设计的正确性。 wve locant systen ND version 2,11 参考文献 cht Vind River Systems, Inc, 1984-2007 Nemory Size: 0x7167000(, BSP version 2. 0/cPCl-ES651 c [1]马鸣锦,赵秋霞,曾光裕.高性能个人计算机硬件结构及 ye: WE DUMY END 接口[M].北京:国防L业出版社,2001 he cPcI Board is detected! [2]胡刚,石亚伟PC的中断处理技术[J].计算机自动测量 与控制,2001,9(6):55-56 errupt nun is: 0xa succeed In conect ing to the ISR [3]周启平,张扬 xWorks下设备驱动程序及BSP开发指南 canceled ng Interrupt interrupt. penSive nt id) [M].北京:中国电力出版社,2004 [4]李贵山,陈金鹏PCI局部总线及其应[M].西安:西安电 图7 Vx Works运行时中断提示信息 子科技大学出版社,2003 图中提示信息“ the cpci board is detected”用于表 5]卞红雨,曹明明,桑恩方 VxWorks下PCI总线设备驱动 示 Vx Works发现板卡并初始化完成。 BaseAddress[0] 程序设计[].声学与电子工程,2005(2):42-4. [6] PLX Technology, Inc. PCI9030 data book version1. 4[ EB 为0xfe900、 Baseaddres2]为0xfe9fc000、“ Interrupt OL].(2002-05)[2013-06-11]ht://w num IS0Xa”即中断号为0x,这与图6获取的信息完全 pintech. com 符合。demo函数用于注册添加接口函数和中断服务[7]陈智育,温彦军,陈琪 x Works程序开发实践[M]北 函数ISR,“ succeed in connecting to the ISr”表示ISR 京:人民邮电出版社,2004. 添加完成。“ Interrupt: acknowledging interrup”和【8]程敬原 Vx Works软件开发项目实例完全解析M].北 nterrupt: sem Give( semint id)”为在中断服务函数中 京:中国电力出版社,2005 通过log!Ms函数打印的提示信息,其中两次出现的[9]周启平,张杨 VxWorks程序员速查手册[M]北京:机械 “ Interrupt:”为 x Works系统中断提供的字符,而并非 工业出版社,2005 直接输入的提示符。以上实验证明,整个中断系统实[0]张杨于银涛 Vx Works内核设备驱动与BSP开发详解 现正确。 [M].北京:人民邮电出版社,2009 耐M …“+++-+--+-+…+-+“+“ (上接第134页) [5]吴卫兵,蒋万良产品的PCB阶段的电磁兼容EMC设计 转换的信号完整性问题研究[J].厦门大学学报,2010,49 J.电子质量,2005(8):70-72. (5):629-630 [6]朱葛俊,崔景,张海全.电子设备PCB电磁兼容设计的分[9]周博远,于立新,褚军舰IBS建模和PCB信号完整性分 析[J].内蒙古电力技术,2005,23(5):26-28 析[J].微电子学与计算机,2010,27(10):11l-113 [7]阮琼廖红华高速电路板的信号完整性设计与仿真[J[10]覃婕阎波林水生基于 Cadence_ Allegro的高速PCB设 湖北民族学院学报,2010,28(4):446-449 计信号完整性分析与仿真[J].现代电子技术,2011,34 [8]朱文龙,钟龙平,廖乐平,等多层高速PCB中参考平面 (10):169-171,178 138 Www. danzik.— 万方数据

...展开详情
立即下载 低至0.43元/次 身份认证VIP会员低至7折
抢沙发
一个资源只可评论一次,评论内容不能少于5个字
weixin_39840914 欢迎大家使用并留下宝贵意见
2019-07-23
  • 至尊王者

    成功上传501个资源即可获取
关注 私信 TA的资源
上传资源赚积分or赚钱
    最新推荐