论文研究-数字广播接收机中高速双模分频器的设计 .pdf

本文讨论了数字广播接收机中高速双模分频器的设计问题，该分频器是数字广播系统中非常关键的组成部分。双模分频器的主要作用是在锁相环（PLL）频率合成器中实现频率的降频处理，保证射频接收机能够处理一定频段内的信号。设计出性能优异的双模分频器对于提升接收机的整体性能有着重要影响。 文章提出了改进型D-latch的设计，这是一种新型的锁存器结构。传统的D-latch在高速电路应用中可能存在速度与驱动能力不足的问题，通过改进，可以在提升速度的同时增强电路的驱动能力，这对于高速双模分频器的设计至关重要。此外，还提出了将D-latch与“或”逻辑门集成的设计方案，这种结构有助于降低整个电路设计的复杂度，实现更有效的电路布局和布线。 设计工作采用了0.18μm的CMOS工艺，这种工艺在集成电路设计领域应用广泛，具有较高的成熟度和可靠性。CMOS工艺能够提供较好的性能与功耗比，适合作为数字广播接收机中高速双模分频器的制造基础。在研究中，作者设计了除32/33双模分频器，并通过后仿真验证了电路版图在3GHz频段的正常工作能力。 文中还详细介绍了双模分频器的工作原理。在DAB接收机的频率合成器中，分频模块由双模分频器、计数器M和计数器A构成的可编程吞吐式脉冲分频器组成。其中，双模分频器的工作原理是：分频器根据控制信号MC的高低电平，分别工作在除33和除32的模式下。MC为高电平时，分频比为33；MC为低电平时，分频比为32。这种工作模式可以用来实现复杂的频率合成。 作者的这一设计，其研究与实现过程显示了数字广播接收机在高速数字处理领域的进步，尤其是在数字音频广播（DAB）这样的标准频段设计中的应用。DAB接收机的频率合成器结构，在设计中采用了环路外的除2分频器和环路内的双模分频器，以及可编程吞吐式脉冲分频器，以满足不同工作模式下的频率需求。 文章中还提及了相关的科研项目，包括高校博士学科点专项科研基金项目、国家自然科学基金以及东南大学科技研究计划项目，这些都为该研究提供了资金支持。 数字广播接收机高速双模分频器的设计是实现数字广播接收机高性能的关键技术之一。其设计思想、结构安排、材料选择以及工艺流程等均对最终产品的性能有着决定性的影响。通过集成改进型D-latch和优化电路结构设计，能够确保分频器满足高速度、高稳定性和低复杂度的要求，从而为数字广播接收机的性能提升奠定基础。