基于FPGA的小数分频器设计.doc
版权申诉
45 浏览量
2023-06-20
15:31:15
上传
评论
收藏 278KB DOC 举报
1
第 1 章 本课题内容
频率合成技术是现代通讯系统的重要组成部分，是对一个高精度和高稳定度的基准
频率进行加、减、乘、除四则运算，产生具有同样稳定度和基准度的频率。分频器是数
字逻辑电路设计中经常使用的一个基本电路。通常，整数分频可以很容易地用计数器或
状态机来实现。但在某些场合下，时钟源与所需要的频率并不成整数关系，此时便需要
采用小数分频器进行分频。
一般来说，小数分频电路可以分为半整数分频电路和非半整数分频电路两类。对于
小数分频的 FPGA 设计，目前广泛采用的方法是双模前置小数分频，以及一种由双模前
置小数分频改进而得到的小数分频——用一个半整数分频器和一个整数分频器代替双
模前置小数分频中的两个整数分频器。虽然这两种方案输出时钟的占空比误差和抖动性
能方面有所差别，但其工作原理却是一致的。双模前置小数分频器在理论上可以实现任
意小数分频。但在实际的电路设计中，不可能真正实现任意小数分频。小数分频器的精
度受控制计数器的影响，而控制计数器的设计会受硬件资源的限制，尽管 FPGA 有相当
丰富的硬件资源。另外，基于 FPGA 实现的双模前置小数分频器在两个整数分频时钟之
间的切换点上，有时候会出现毛刺，而时钟是不应该有毛刺存在的。此时，就要结合脉
冲删除技术，设计出一种可以进行任意小数分频且不会出现毛刺的小数分频方案，并通
过编程实现。本文利用 VHDL 硬件描述语言的设计方式，通过 MAXPLUS II 开发平台，
使用 Altera 公司的 FPGA 器件，设计并实现了一种不同占空比的任意小数分频器。
2 小数分频的基本原理
假设时钟源的频率为 f
0
，期望得到的频率为 f
1
，则其分频比 X 为：
X=
1
0
f
f
（式
1-1）
其中，X>1。
若 M<X<M+1,M 为整数，则有
X=M+
21
2
NN
N
�
=
21
21 )1(
NN
NMNM
�
����
（式
1-2）
剩余37页未读，继续阅读
资源评论
oligaga
- 粉丝: 50
- 资源: 2万+
下载权益
C知道特权
VIP文章
课程特权
VIP享7折，此内容立减5.97元 开通VIP
