四路串行CMOS复接器的设计实现

通信系统中，数字复接是提高带宽利用率的一项重要技术，将多路并行低速信号转变为高比特率的串行数字流。首先使用Cadence软件仿真基本门级CMOS电路，通过自下而上的FPGA设计方法和Verilog硬件描述语言，设计四路串行复接器的功能组成模块，完成Quartus II平台上的可综合验证。最后提出了复接器CMOS集成电路的设计思路。