FPGA串口通信RS232_串口通信的原理资源-CSDN文库

96 浏览量 2020-08-20 09:39:14 上传评论 1 收藏 59KB PDF 举报

资源推荐

资源详情

资源评论

FPGA 串口通信串口通信RS232

本文主要介绍了FPGA串口通信RS232

my_uart_top.v

module my_uart_top(

clk,rst_n,

rs232_rx,rs232_tx

);

input clk; // 50MHz主时钟

input rst_n;//低电平复位信号

input rs232_rx;// RS232接收数据信号

output rs232_tx; // RS232发送数据信号

wire bps_start1,bps_start2; //接收到数据后，波特率时钟启动信号置位

wire clk_bps1,clk_bps2;// clk_bps_r高电平为接收数据位的中间采样点,同时也作为发送数据的数据改变点

wire[7:0] rx_data; //接收数据寄存器，保存直至下一个数据来到

wire rx_int;//接收数据中断信号,接收到数据期间始终为高电平

//----------------------------------------------------

//下面的四个模块中，speed_rx和speed_tx是两个完全独立的硬件模块，可称之为逻辑复制

//（不是资源共享，和软件中的同一个子程序调用不能混为一谈）

////////////////////////////////////////////////////////////

speed_selectspeed_rx(

.clk(clk), //波特率选择模块

.rst_n(rst_n),

.bps_start(bps_start1),

.clk_bps(clk_bps1)

);

my_uart_rx my_uart_rx(

.clk(clk), //接收数据模块

.rst_n(rst_n),

.rs232_rx(rs232_rx),

.rx_data(rx_data),

.rx_int(rx_int),

.clk_bps(clk_bps1),

.bps_start(bps_start1)

);

///////////////////////////////////////////

speed_selectspeed_tx(

.clk(clk), //波特率选择模块

本内容试读结束，登录后可阅读更多

下载后可阅读完整内容，剩余6页未读，立即下载

内容反馈

weixin_38750007

粉丝: 4
资源: 921

最新资源

资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！点击此处反馈

feedback-tip