91.2dB SNDR 66.2fJ / Conv。 基于动态放大器的24kHzΔΣ调制器

—在65nm CMOS中实现了离散时间单环2阶5位ΔΣ调制器，用于数字音频和传感器应用。 我们提出了一种基于周期复位动态放大器的省电积分器，而没有静态电流消耗。 提出了一种防止主动缓冲的被动级间采样方法。 采用3-D电容布局实现方法来节省芯片面积。 原型调制器在24 kHz时具有91.2 dB的峰值SNDR，并且在1V电源下仅消耗94μW，FOM为66.2fJ / conv。 有效铁芯面积仅为0.11mm2。