一种基于高性能一种基于高性能DSP的雷达视频处理平台的雷达视频处理平台
基于最新大规模逻辑FPGA和高性能DSP芯片,结合图像处理理论,提出雷达视频回波信号数字化采集、压缩与
网络化传输方法,并对雷达图像适用的压缩算法进行了研究。该平台为今后研究基于雷达视频目标回波信号的
目标检测、特征研究和模式识别等技术提供了基础,并可广泛应用于指火控系统等领域。
针对雷达视频数字化、传输网络化的发展趋势,本文基于最新大规模逻辑FPGA和高性能
1 平台设计平台设计
1.1总体框架总体框架
雷达视频处理具有如下特点:
(1)采样速率高:雷达是靠天线按一定的方向特性做360°旋转,每间隔一定的角度向空间发射电磁波,电磁波在传输途
中遇到目标后产生二次辐射,其中一部分返回雷达处(称为回波),由此可以获取目标的空间坐标、速度、特征等信息。由于电
磁波按照光速传播,且目标尺寸可变(最小几米),因此要求视频信号采样足够高,不能丢失目标。
(2)数据处理负荷任务重:按照每秒4 096个方位,每个方位5 000个采样点,256级量化(8 bit),则需要处理数据为4
096×512×8=160 Mb/s,数据量大且集中。为此,需要进行数据组织等预处理工作,合理设计软件与硬件分工,
优化数据处理流程,便于传输[2]。
(3)强实时性:由于军用与民用雷达应用实时性的要求,必须设计高速率的数据传输通道,对雷达视频信号庞大的数据量进
行压缩,减少传输数量,提高通信速度,实现目标实时显示、辅助决策。
结合以上特点,基于高性能DSP和FPGA构建了雷达视频压缩与传输平台, 系统设计的原理框图如图1所示。
每个平台支持一部雷达视频信号,每部雷达接口信号包括二路模拟视频(对海、对空等)与三路脉冲信号(正北、触发、方位
等)。模拟信号经过高速A/D变换后,以数字信号输入到FPGA中。FPGA对模拟视频信号与脉冲信号进行同步采样,对数据进行
重组。DSP通过EMIF接口获取每帧数据,缓存压缩后,通过以太网进行网络发送。
1.2 数据采样数据采样
本平台距离分辨率达到2 m,A/D转换器的采样频率需要达到75 MHz。平台采用模拟器件公司的高速低功耗的芯片AD9215
作为模数转换芯片,1 Vp-p差分输入信号幅度,线性数据编码格式输出,最高采样频率达到105 MHz。AD9215采样时钟由FPGA
内部锁相环提供,软件控制时钟采样频率。最高设定频率75 MHz,基本量化距离为2 m。
平台面向的并不是微弱小信号,因此3路雷达模拟信号经无源阻抗匹配网络衰减后,直接进入模数转换器进行模数转换。
1.3 FPGA数据处理数据处理
由于雷达视频信号中含有大量的杂波,并且具有较强的随机特性,如果不先对其进行一定的处理,DSP高速并行处理能
力将受到限制,且直接影响雷达视频处理的实时性。为此,需要FPGA对雷达视频信号进行处理。FPGA设计框图如图2所
示。
FPGA选用Altera公司的Stratix II系列EP2S30F672C4N芯片[3],主要资源应用如下:
评论0
最新资源